

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ
МОСКОВСКИЙ ФИЗИКО-ТЕХНИЧЕСКИЙ ИНСТИТУТ
(ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ)

А. Л. Ларин

ОСНОВЫ ЦИФРОВОЙ ЭЛЕКТРОНИКИ

2-е издание, переработанное и дополненное

*Рекомендовано
Учебно-методическим объединением
высших учебных заведений Российской Федерации
по образованию в области прикладных математики и физики
в качестве учебного пособия для студентов вузов
по направлению подготовки «Прикладные математика и физика»*

МОСКВА
МФТИ
2014

УДК 621.37(075)
ББК 32.814я73
Л25

Рецензенты:

Кафедра управления и информатики Национального исследовательского университета «Московский энергетический институт» (МЭИ)
(зав. кафедрой доктор технических наук, профессор *А. В. Бобряков*)

Доктор технических наук, профессор кафедры «Проблемы управления» Московского государственного технического университета радиотехники, электроники и автоматики (МГТУ МИРЭА) *В. М. Лохов*

Ларин А.Л.

Л25 Основы цифровой электроники: учебное пособие/
А. Л. Ларин – 2-е изд., перераб. и доп. – М.: МФТИ, 2014. –
281 с.

ISBN 978-5-7417-0228-4

Отражено содержание лекционного курса, который автор читает студентам телекоммуникационного направления факультета радиотехники и кибернетики Московского физико-технического института (МФТИ) в шестом семестре. Рассмотрен широкий круг вопросов, относящихся к цифровой электронике, и программируемым логическим схемам.

Во втором издании внесены добавления и исправления во все главы, введена новая глава «Распространение сигналов в длинных линиях», исключена глава, посвященная микроконтроллерам.

Предназначено для студентов младших курсов технических вузов.

УДК 621.37(075)
ББК 32.814я73

ISBN 978-5-7417-0537-7

© Ларин А. Л., 2014

© Федеральное государственное автономное образовательное учреждение высшего профессионального образования «Московский физико-технический институт (государственный университет)», 2014

ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ	7
ГЛАВА 1. ИМПУЛЬСНЫЕ СХЕМЫ НА ОСНОВЕ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ.....	10
1.1. Элементы импульсной техники.....	10
1.1.1. Компаратор и триггер Шмитта.....	10
1.1.2. Мультивибратор	13
1.1.3. Ждущий мультивибратор	15
1.1.4. Генератор напряжения треугольной формы	18
1.2. Контрольные вопросы и задачи.....	20
ГЛАВА 2. ЛОГИЧЕСКИЕ СХЕМЫ.....	21
2.1. Логические сигналы и логические элементы	21
2.2. Семейства логических схем.....	26
2.3. Логические КМОП-схемы	27
2.3.1. Логические уровни КМОП-схем.....	27
2.3.2. МОП-транзисторы, используемые в логических схемах	28
2.3.3. Схема КМОП-инвертора.....	30
2.3.4. КМОП-схемы И-НЕ и ИЛИ-НЕ	32
2.4. Связь помехоустойчивости логических схем с логическими уровнями.....	34
2.5. Неиспользуемые входы логических схем.....	37
2.6. Схемы с тремя состояниями	38
2.7. Динамические свойства КМОП-схем	41
2.7.1. Переходные процессы в логических схемах	41
2.7.2. Задержка распространения сигнала	47
2.7.3. Мощность, потребляемая КМОП-схемой от источника питания.....	49
2.8. Контрольные вопросы и задачи.....	50
ГЛАВА 3. КОМБИНАЦИОННЫЕ СХЕМЫ	52
3.1. Дешифраторы и шифраторы.....	52
3.1.1. Полные дешифраторы.....	53
3.1.2. Неполные дешифраторы.....	55
3.1.3. Дешифратор для семисегментных индикаторов.....	55
3.1.4. Шифраторы	56
3.2.1. Приоритетные шифраторы	57
3.2. Мультиплексоры.....	59
3.2.1. Мультиплексоры в интегральном исполнении	61
3.3. Логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ.....	63
3.3.1. ИСКЛЮЧАЮЩЕЕ ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ	63
3.3.2. Схемы проверки на четность.....	64
3.4. Ключи на КМОП-транзисторах.....	65
3.5. Временные соотношения в схемах.....	67
3.5.1. Временные диаграммы.....	67

3.5.2. Задержка распространения	70
3.5.3. Временные параметры	71
3.5.4. Временной анализ	72
3.5.5. Гонки в комбинационных устройствах	72
3.6. Контрольные вопросы и задачи	75
ГЛАВА 4. ЭЛЕМЕНТЫ АРИФМЕТИКО-ЛОГИЧЕСКИХ УСТРОЙСТВ	78
4.1. Компараторы	78
4.2. Сумматоры	80
4.2.1. Полусумматоры и полные сумматоры	80
4.2.2. Сумматоры со сквозным (последовательным) переносом	81
4.2.3. Сумматоры с ускоренным (параллельным) переносом	82
4.3. Контрольные вопросы и задачи	86
ГЛАВА 5. ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ	87
5.1. Элемент с двумя устойчивыми состояниями	89
5.1.1. Цифровой подход	89
5.1.2. Аналоговый подход	90
5.2. Неустойчивое равновесие	91
5.3. Защелки и триггеры	92
5.3.1. SR-защелка	92
5.3.2. $\overline{SR}$ -защелка	95
5.4. SR-защелка с входом разрешения	96
5.5. D-защелка	97
5.6. D-триггер, переключающийся по фронту	100
5.7. D-триггер с входом разрешения	104
5.8. Двухтактный SR-триггер	104
5.9. T-триггер	107
5.10. Контрольные вопросы и задачи	108
ГЛАВА 6. СЧЕТЧИКИ, РЕГИСТРЫ СДВИГА	111
6.1. Счетчики	111
6.1.1. Счетчики с последовательным переносом	111
6.1.2. Синхронные счетчики	112
6.1.3. Счетчики в ИС средней степени интеграции и их применение ...	114
6.1.4. Декодирование состояний двоичного счетчика	122
6.2. Регистры сдвига	124
6.2.1. Структура регистра сдвига	124
6.2.2. Регистры сдвига в ИС средней степени интеграции	127
6.2.3. Последовательно-параллельное преобразование	129
6.2.4. Счетчики на регистрах сдвига	130
6.2.5. Кольцевые счетчики	131
6.2.6. Счетчики Джонсона	133
6.2.7. Генераторы псевдослучайных последовательностей	134
6.3. Контрольные вопросы и задачи	139
ГЛАВА 7. ДИСКРЕТИЗАЦИЯ АНАЛОГОВЫХ СИГНАЛОВ	141
7.1. Аналоговые, дискретные и цифровые сигналы	141
7.2. Аналого-цифровое и цифроаналоговое преобразование	142

7.3. Частота Найквиста.....	143
7.4. Спектр дискретного сигнала.....	144
7.5. Теорема Котельникова	150
7.6. Контрольные вопросы и задачи.....	153
ГЛАВА 8. МЕТОДЫ ДИСКРЕТИЗАЦИИ СИГНАЛОВ	155
8.1. Цифроаналоговые преобразователи (ЦАП).....	155
8.2. Аналого-цифровые преобразователи (АЦП).....	159
8.2.1. Аналого-цифровые преобразователи, действующие по методу последовательного счета.....	159
8.2.2. АЦП поразрядного уравнивания	164
8.2.3. АЦП параллельного преобразования.....	168
8.2.4. Сигма-дельта АЦП	169
8.3. Устройства выборки и хранения (УВХ)	175
8.4. Контрольные вопросы и задачи.....	178
ГЛАВА 9. ПАМЯТЬ.....	178
9.1. Постоянные запоминающие устройства	179
9.1.1. Применение ПЗУ для реализации логических функций	181
9.1.2. Внутренняя структура ПЗУ	182
9.1.3. Двумерная адресация	184
9.1.4. Типы постоянных запоминающих устройств	185
9.1.5. Входы управления и временные параметры ПЗУ.....	190
9.1.6. Организация флеш-памяти NAND- и NOR-типа	193
9.2. Оперативные запоминающие устройства.....	196
9.3. Статические оперативные запоминающие устройства.....	197
9.3.1. Входы и выходы статического ОЗУ.....	197
9.3.2. Структура статического ОЗУ	198
9.3.3. Временные параметры статического ОЗУ.....	201
9.4. Динамические оперативные запоминающие устройства	205
9.4.1. Структура динамического ОЗУ	205
9.4.2. Временные параметры динамического ОЗУ	209
9.5. Синхронные динамические ОЗУ	212
9.5.1. Основные характеристики SDRAM памяти	214
9.5.2. Память SDR.....	218
9.5.3. Память DDR.....	220
9.6. Контрольные вопросы и задачи.....	222
ГЛАВА 10. ПРОГРАММИРУЕМЫЕ МИКРОСХЕМЫ	
ТИПА CPLD И FPGA	224
10.1. Интегральные схемы типа CPLD	224
10.1.1. Семейство ИС XC9500 фирмы Xilinx.....	225
10.1.2. Архитектура блока ввода/вывода.....	229
10.2. Интегральные схемы типа FPGA	231
10.2.1. ПЛИС семейств Spartan-2 и Spartan-2E	233
10.2.2. Архитектура Spartan-2.....	235
10.3. Описание структуры ИС SPARTAN-2	236
10.3.1. Матрица Spartan-2	236
10.3.2. Блок ввода-вывода.....	238

10.3.3. Ввод сигнала	240
10.3.4. Вывод сигнала	240
10.3.5. Банки ввода-вывода	241
10.4. Конфигурируемый логический блок CLB	243
10.4.1. Таблица преобразования LUT	244
10.4.2. Запоминающие элементы	245
10.4.3. Дополнительная логика	245
10.4.4. Арифметическая логика	247
10.4.5. Буферы с тремя состояниями	247
10.4.6. Блочная память (Block RAM)	247
10.5. Программируемая трассировочная матрица	249
10.5.1. Локальные связи	250
10.5.2. Трассировочные ресурсы общего назначения	251
10.5.3. Трассировочные ресурсы для блоков ввода-вывода	251
10.5.4. Специальные трассировочные ресурсы	252
10.5.5. Глобальные трассировочные ресурсы	252
10.6. Распределение сигналов синхронизации	253
10.7. Модули автоподстройки задержки (DLL)	254
10.8. Система проектирования	255
10.8.1. Размещение проекта в кристалле микросхемы	257
10.8.2. Верификация проекта	258
10.8.3. Конфигурирование микросхемы в составе устройства	258
10.8.4. Режимы конфигурирования	259
10.8.5. Сигналы конфигурации	260
10.8.6. Последовательность конфигурации	262
10.9. Контрольные вопросы и задачи	262
ГЛАВА 11. РАСПРОСТРАНЕНИЕ СИГНАЛОВ	
В ДЛИННЫХ ЛИНИЯХ	263
11.1. Основы теории длинных линий	263
11.2. Отражение волн в линии	267
11.3. Передача логических сигналов по длинным линиям	271
11.4. Согласованные нагрузки на концах линий	275
11.5. Контрольные вопросы и задачи	279
ЛИТЕРАТУРА	280

ВВЕДЕНИЕ

В отличие от *аналоговых* устройств, в которых происходит преобразование меняющихся во времени сигналов, способных принимать любые значения из непрерывного интервала величин, в *цифровых* схемах мы предполагаем, что это не так. Цифровой сигнал – это модель, согласно которой в любой момент времени сигнал принимает одно из двух дискретных значений, которые чаще всего называют *нулем* (0) и *единицей* (1) (или *низким* и *высоким* уровнями).

Появление цифровой техники относится к 1940-м годам и связано с развитием радиолокации и вычислительной техники. Однако широко применяться на практике цифровая электроника начала в 60-е годы XX века благодаря бурному развитию полупроводниковой электроники и, в частности, интегральных микросхем. В последние десятилетия цифровая техника существенно потеснила аналоговую электронику даже в таких ранее сугубо аналоговых областях, как фильтрация сигналов, радиоприем и других. В литературе [6] приводятся следующие примеры систем, которые раньше были исключительно аналоговыми, а теперь переходят в разряд цифровых.

Фотография. До начала XXI века в большинстве фотоаппаратов для регистрации изображения использовались галоидные соединения серебра. Однако увеличение объема цифровой памяти в одном кристалле привело к появлению цифровых фотокамер, в которых изображение фиксируется в виде массива точек (пикселей), например, в количестве 4000×3000 и больше, где в каждом пикселе запоминается интенсивность красной, зеленой и синей цветовых составляющих, причем на каждую из них отводится по 8 битов. Этот большой массив данных можно преобразовать и сжать; например, в формате, называемом *JPEG*, размер запоминаемого массива данных может составлять только 5% от исходного объема в зависимости от количества деталей в изображении. Таким образом, принцип действия цифровых фотокамер основан на применении цифровой памяти и на цифровой обработке данных.

Видеозапись. На универсальном цифровом диске (*digital versatile disc, DVD*) видеоизображение запоминается в цифровом формате с большой степенью сжатия, например, *MPEG-2*. Согласно этому стандарту осуществляется кодирование малой части кадров видеоизображения в формате, подобном *JPEG*, а информация об остальных кадрах представляется в виде данных о различии между текущим кадром и предыдущим. Емкость одностороннего DVD-диска с записью в одном слое составляет 35 миллиардов битов, и этого достаточно для записи примерно двухчасового фильма с хорошим качеством, а емкость двухслойного двустороннего диска в четыре раза больше.

Запись звука. Если раньше все сводилось к запоминанию аналоговых колебаний на виниловой пластинке или на магнитной ленте, то в настоящее время для записи звука применяют цифровые компакт-диски (*CD*). Музыка запоминается на компакт-диске в виде последовательности 16-разрядных двоичных чисел, соответствующих выборкам, которые берутся из исходного аналогового колебания с интервалом 22.7 микросекунды в каждом из стереоканалов. Запись на целиком заполненном компакт-диске (73 минуты) содержит свыше 6 миллиардов битов информации. При записи со сжатием информации (формат *MP3*) продолжительность звучания одного компакт-диска может составлять 12 часов.

Причин, по которым происходит революционный переход от аналоговой схемотехники к цифровой, довольно много. Основными из них можно считать следующие:

- *Воспроизводимость результатов.* При одном и том же наборе входных сигналов правильно спроектированная и надежно изготовленная цифровая схема дает точно одни и те же результаты, в отличие от выходных сигналов аналоговой схемы, которые в той или иной степени зависят от температуры, напряжения питания и многих других факторов.

- *Простота проектирования.* Проектирование цифровых устройств представляет собой логическую задачу. Для ее решения не требуется сложных математических вычислений, и поведение простой логической схемы можно представить себе без учета того, как действуют конденсаторы, транзисторы и другие элементы, для моделирования которых понадобились бы громоздкие вычисления.

- *Программируемость.* Основная работа по проектированию цифровых устройств выполняется сегодня путем написания программ на языках описания схем (*hardware description languages, HDLs*). Эти языки позволяют задать как структуру цифровой схемы, так и выполняемую ею функцию, или смоделировать их. Как правило, компилятор языка описания схем дополняется программами моделирования и синтеза. Эти программы используются для изучения поведения модели устройства до того, как оно будет реализовано, а затем и для синтеза, то есть для преобразования модели в схему согласно технологии выбранных компонентов.

- *Быстродействие.* Современные цифровые устройства работают очень быстро. Транзисторы в самых быстрых интегральных микросхемах переключаются за единицы пикосекунд, а в законченном сложном устройстве, построенном на таких транзисторах, формирование выходных сигналов после изменения сигналов на входах происходит менее чем за 1 наносекунду. Это означает, что такое устройство способно производить более 1 миллиарда операций в секунду.

При создании настоящего учебного пособия использован многолетний опыт преподавания на кафедре радиотехники и систем управления и большая практическая работа автора по разработке цифровых устройств.

При подготовке второго издания данного пособия было переработано большинство глав и устранены погрешности, допущенные в первом издании. В связи с изменениями программы курса с момента выхода первого издания пособия изъята глава «Микроконтроллеры» и добавлена глава «Распространение сигналов в длинных линиях». Каждая глава сопровождается контрольными вопросами и задачами.

Автор выражает глубокую благодарность доценту кафедры радиотехники и систем управления Е. В. Воронову за неоценимую помощь в подготовке настоящего пособия.

ГЛАВА 1. ИМПУЛЬСНЫЕ СХЕМЫ НА ОСНОВЕ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ

1.1. Элементы импульсной техники

Импульсная техника – область техники, использующая методы и технические средства генерирования (формирования), преобразования и измерения электрических импульсов. Как правило, в импульсных устройствах присутствуют как аналоговые сигналы, так и цифровые сигналы, определенные ниже. Обычно в таких устройствах используются усилители с сильной положительной обратной связью.

1.1.1. Компаратор и триггер Шмитта

Часто возникает задача определить, какой из двух аналоговых сигналов больше, или зафиксировать момент, когда сигнал достигнет заданного значения. Простейшим устройством сравнения (компаратором) является операционный усилитель (ОУ) с большим коэффициентом усиления, используемый без отрицательной обратной связи (рис. 1.1).




Рис. 1.1. Компаратор на операционном усилителе

При работе операционного усилителя в качестве компаратора следует иметь в виду следующее: в линейном режиме усилитель находится в течение относительно малого времени, большую часть времени разность напряжений между входами велика; входное сопротивление при этом может не оставаться высоким, что характерно для операционного усилителя, работающего в линейном режиме. В результате при переключении ОУ из одного состояния в другое наблюдается изменение входного сопротивления и

изменение входного тока, что во многих случаях необходимо учитывать.

На рис. 1.2 показан выходной сигнал при наличии синусоидального сигнала на неинвертирующем входе и линейно изменяющегося сигнала на инвертирующем входе.




Рис. 1.2. Сигналы на входах и выходе компаратора

Простейшая схема компаратора имеет два недостатка. При медленно изменяющейся разности входных напряжений сигнал на выходе также может изменяться довольно медленно. Более того, если во входном сигнале присутствует шум, то в выходном сигнале появляется *дребезг* в те моменты времени, когда разность входных напряжений проходит через нуль. Рис. 1.3 иллюстрирует данную ситуацию.




Рис. 1.3. Дребезг сигнала на выходе компаратора без обратной связи

Положительная обратная связь позволяет устранить оба недостатка. Если в компараторе, построенном на ОУ, используется по-

ложительная обратная связь, то он обладает гистерезисными свойствами. Компаратор с положительной обратной связью (рис. 1.4) называется *триггером Шмитта*.




Рис. 1.4. Триггер Шмитта и его передаточная характеристика

Если, повышаясь, входное напряжение $u_{\text{вх}}$ достигает некоторого порогового уровня $U_{\text{п2}}$, то выходное напряжение ОУ, используемого в триггере Шмитта, достаточно быстро изменяется от максимального положительного напряжения U_+ к максимальному (по модулю) отрицательному напряжению U_- . Время изменения напряжения на выходе операционного усилителя определяется

выражением $t_{\text{пер}} = \frac{U_+ + |U_-|}{V}$, где V – максимальная скорость из-

менения выходного напряжения ОУ. При понижении $u_{\text{вх}}$ до величины $U_{\text{п1}}$ происходит быстрое изменение выходного напряжения от максимального (по модулю) отрицательного напряжения U_- к максимальному положительному напряжению U_+ . Пороговые напряжения определяются соотношениями

$$U_{\text{п1}} = \frac{R_1}{R_1 + R_2} \cdot (U_- - U_{\text{оп}}) + U_{\text{оп}} = \beta(U_- - U_{\text{оп}}) + U_{\text{оп}},$$

$$U_{\text{п2}} = \frac{R_1}{R_1 + R_2} \cdot (U_+ - U_{\text{оп}}) + U_{\text{оп}} = \beta(U_+ - U_{\text{оп}}) + U_{\text{оп}}.$$

На рис. 1.5 показана реакция триггера Шмитта на входной сигнал при нулевом напряжении $U_{\text{оп}}$.




Рис. 1.5. Реакция триггера Шмитта на входной сигнал

1.1.2. Мультивибратор

Используя операционный усилитель, можно создать генератор, имеющий прямоугольную форму выходного сигнала. На рис. 1.6 показан такой генератор, называемый *мультивибратором*.




Рис. 1.6. Схема мультивибратора на ОУ

На рис. 1.7 приведены временные диаграммы, поясняющие работу мультивибратора.

Выходное напряжение мультивибратора попеременно изменяется между значениями U_+ и U_- . Сигнал на неинвертирующем входе ОУ совпадает по форме с выходным сигналом, уменьшенным в $\beta^{-1} = (R_1 + R_2)/R_1$ раз.




Рис. 1.7. Временные диаграммы, иллюстрирующие работу мультивибратора

Напряжение на выходе усилителя изменяется лишь в те моменты, когда напряжение на конденсаторе достигает величин βU_+ или βU_- . Конденсатор C перезаряжается током, поступающим с выхода ОУ, через резистор R , т. е. постоянная времени перезаряда конденсатора равна RC . Полное напряжение, до которого мог бы зарядиться конденсатор, равно U_+ или U_- , но при напряжении, равном βU_+ или βU_- имеет место смена полярности выходного сигнала ОУ. Интервалы времени t_1 и t_2 , в течение которых конденсатор перезаряжается, определяются исходя из того, что напряжение на конденсаторе изменяется согласно следующим выражениям:

$$u_C = U_+ - (U_+ - \beta U_-) \cdot e^{-t/RC}$$

при изменении напряжения от βU_- до βU_+ и

$$u_C = |U_-| - (|U_-| - \beta U_+) \cdot e^{-(t-t_1)/RC}$$

при изменении напряжения от βU_+ до βU_- , где $\beta = R_1 / (R_1 + R_2)$.

Если выходной сигнал симметричен относительно нуля, то есть $U_+ = |U_-|$, то

$$t_1 = t_2 = RC \ln \frac{1+\beta}{1-\beta},$$

а период повторения равен

$$T = t_1 + t_2 = 2RC \ln \frac{1+\beta}{1-\beta} = 2RC \ln \frac{2R_1 + R_2}{R_2}$$

и не зависит от свойств операционного усилителя. При $\beta \gg 1$

$$T \approx 4\beta RC = \frac{4R_1}{R_1 + R_2} RC.$$

1.1.3. Ждущий мультивибратор

Ждущий мультивибратор вырабатывает на выходе импульс напряжения *определенной длительности* T после появления на его входе импульса запуска *независимо от длительности* этого импульса. Ждущий мультивибратор часто называют *одновибратором*. На рис. 1.8 показан один из вариантов схемы ждущего мультивибратора, а на рис. 1.9 временные диаграммы, иллюстрирующие его работу.




Рис. 1.8. Ждущий мультивибратор

В исходном состоянии (до подачи запускающего импульса $u_{\text{ВХ}}$) операционный усилитель находится в состоянии насыщения с уровнем выходного напряжения U_+ , поскольку напряжение на неинвертирующем входе равно нулю, а на инвертирующем входе равно $-U_0$. Начальное напряжение на конденсаторе C_2 при этом равно βU_+ , где $\beta = (R_4 \parallel R_2) / (R_3 + (R_4 \parallel R_2))$.

При появлении на инвертирующем входе короткого запускающего импульса длительностью $t_{\text{н1}}$ положительной полярности с

амплитудой, превышающей опорное напряжение U_0 , напряжение на выходе операционного усилителя изменяется от U_+ до U_- .




Рис. 1.9. Временные диаграммы, иллюстрирующие работу ждущего мультивибратора

Напряжение на неинвертирующем входе скачком принимает значение $-\beta(U_+ - U_-)$ и в дальнейшем по мере перезаряда конденсатора C_2 изменяется по экспоненциальному закону с постоянной времени $\tau = C_2 \cdot (R_2 + R_3 \parallel R_4)$, стремясь к нулевому значению. Длительность генерируемого импульса T равна времени изменения напряжения на неинвертирующем входе от значения $-\beta(U_+ - U_-)$ до значения $-U_0$:

$$T = \tau \ln(\beta(U_+ - U_-)/U_0).$$

Если $U_+ = |U_-|$, то

$$T = \tau \ln(2\beta U_+/U_0).$$

Величина коэффициента β должна быть больше $U_0/2U_+$. Целесообразно выбирать сопротивления резисторов такими, чтобы $R_2 \gg R_4$. В этом случае $\beta \approx R_4/(R_3 + R_4)$ и $\tau \approx C_2 \cdot R_2$.

Диод D сокращает время восстановления начального напряжения на конденсаторе C_2 . Это позволяет осуществлять новый за-

пуск ждущего мультивибратора через меньшее время после окончания формирования очередного импульса.

Постоянная времени дифференцирующей цепи на входе $\tau_1 = R_1 C_1$ должна быть малой по сравнению с длительностью выходного импульса T . В этом случае длительность запускающего импульса $t_{и1}$ может быть больше длительности формируемого импульса (случай, когда $t_{и2}$ больше T , изображен на рис. 1.9а и 1.9б). На рис. 1.9д тонкой пунктирной линией показана форма напряжения в точке В при отсутствии диода D .

Зависимость длительности выходного импульса от длительности $t_{и1}$ наблюдается в том случае, когда $t_{и2}$ меньше T . При этом в момент окончания запускающего импульса отрицательное напряжение U_1 в точке А по модулю может превосходить напряжение U_2 в точке В и ОУ возвращается в исходное состояние. Данная ситуация показана на рис. 1.10.




Рис. 1.10. Временные диаграммы, иллюстрирующие зависимость длительности выходного сигнала от длительности входного сигнала

Для устранения этого недостатка следует изменить цепь запуска так, как показано на рис. 1.11. При этом отрицательный перепад напряжения, появляющийся в момент окончания запускающего импульса в точке А, не попадает на инвертирующий вход

операционного усилителя (точка С) и длительность сформированного сигнала остается равной T .




Рис.1.11. Ждущий мультивибратор с измененной цепью запуска

1.1.4. Генератор напряжения треугольной формы

В схеме на рис. 1.12 на основе усилителя ОУ1, резистора R и конденсатора C реализован интегратор, а усилитель ОУ2 с положительной обратной связью выполняет функцию компаратора (триггер Шмитта). На неинвертирующем входе ОУ2 в пропорции, определяемой отношением R_2/R_1 , смешиваются линейно изменяющееся напряжение с выхода интегратора и прямоугольные колебания с выхода компаратора, что приводит к периодическим изменениям напряжения на выходе компаратора.




Рис. 1.12. Генератор напряжения треугольной формы

В течение одного полупериода на выходе компаратора имеется высокий уровень напряжения U_+ , а затем после переключения в течение второго полупериода на выходе присутствует низкое напряжение U_- . На рис. 1.13 приведены временные диаграммы, иллюстрирующие работу генератора.




Рис. 1.12. Временные диаграммы, иллюстрирующие работу генератора напряжения треугольной формы

Для определения периода колебаний T рассмотрим как изменяется напряжение в точке A (при условии $U_+ = |U_-|$). Как было отмечено выше, напряжение u_A складывается из напряжения на выходе компаратора с весом $R_1/(R_1 + R_2)$ и линейно изменяющегося напряжения на выходе интегратора с весом $R_2/(R_1 + R_2)$:

$$u_A = U_+ \cdot \frac{R_1}{R_1 + R_2} - \frac{U_+}{RC} \cdot (t - T/4) \cdot \frac{R_2}{R_1 + R_2}.$$


В момент времени $t = T/2$ напряжение в точке A становится равным нулю. Используя этот факт, определяем период колебаний

$$T = 4RC \cdot (R_1/R_2).$$


При $t = 0$ напряжение в точке A имеет максимальное значение, равное $U_{1\max} = U_+ \cdot (R_1/R_2)$.

1.2. Контрольные вопросы и задачи

1. Определить пороговые значения входного сигнала $u_{вх}$ для схемы, изображенной на рисунке.



2. Определить период колебаний мультивибратора и нарисовать вид колебаний в точках А, В, С при $R_2 = R_3$.



3. Что определяет минимальный период колебаний мультивибратора?
4. Как повлияет увеличение сопротивления резистора R_{12} до нескольких МОм (рис. 1.11) на работу схемы при длительности входного импульса $t_{н}$ меньше длительности выходного импульса T .
5. Как изменится работа генератора напряжения треугольной формы, если резистор R_2 имеет меньшее сопротивление, чем сопротивление резистора R_1 .

ГЛАВА 2. ЛОГИЧЕСКИЕ СХЕМЫ

2.1. Логические сигналы и логические элементы

Цифровая логика (алгебра логики, булева алгебра) оперирует только с двумя значениями переменных, соответствующих двум возможным числам или *логическим значениям*: 0 и 1. В результате цифровые логические схемы можно анализировать и синтезировать функционально, используя алгебру логики, таблицы и другие средства, способные описать взаимосвязь нулей и единиц в схеме.

Логическую величину 0 или 1 называют *двоичной цифрой* или *битом*. Для задания переменной, имеющей больше двух значений, используются наборы из n битов, позволяющие представить 2^n различных значений.

Между двумя напряжениями, которые соответствуют значениям 0 и 1, имеется область неопределенности. Эта область необходима для того, чтобы можно было однозначно определять состояние 0 и 1. Если область неопределенности, отделяющая состояния 0 от состояния 1, мала, то помехи могут привести к тому, что 0 может быть воспринят как 1 и наоборот.

Часто вместо 0 и 1 используют термины *низкий уровень* (LOW) и *высокий уровень* (HIGH):

низкий уровень — соответствует сигналу в диапазоне малых напряжений, который интерпретируется как логический 0;

высокий уровень — соответствует сигналу в диапазоне больших напряжений, который интерпретируется как логическая 1.

Присвоение значений 0 и 1 низкому и высокому уровням не является обязательным. Такой вариант взаимосвязи логических значений с уровнями напряжения называется *положительной логикой*. Соответствие, при котором значению 1 приписывается низкий уровень напряжения, а 0 — высокий уровень напряжения, называется *отрицательной логикой*.

Помехоустойчивость цифровых схем связана с тем, что каждому двоичному значению соответствует широкий диапазон напряжений, цифровая логика слабо чувствительна к замене компонентов, изменениям напряжения питания и шумам.

Логическую схему можно представить просто в виде *черного ящика* с конечным числом входов и выходов. На рис. 2.1 показана

логическая схема с двумя входами и четырьмя выходами. Однако такое представление логической схемы не позволяет ответить на вопрос о том, каким будет выходной сигнал при той или иной комбинации входных сигналов.




Рис. 2.1. Логическая схема
(любое из напряжений может принимать только два значения)

Точное описание электрических процессов в электронной схеме требует привлечения большого количества информации. Однако поскольку на входы цифровой логической схемы поступают только дискретные сигналы 0 и 1 и на выходах получаем дискретные сигналы, то *логическую* операцию, реализуемую схемой, можно описать либо с помощью логической функции, либо с помощью таблицы. При этом в обоих случаях игнорируются электрические процессы в схеме и представлены только дискретные значения 0 и 1.

Логическая схема, для которой значения выходных сигналов однозначно определяются комбинацией значений ее входных сигналов в данный момент времени, называется *комбинационной схемой*. Операцию, выполняемую такой схемой, можно полностью описать *таблицей истинности*, в которой перечислены все комбинации входных сигналов и соответствующие им значения сигналов на выходах. Табл. 2.1 может представлять собой пример таблицы истинности для логической схемы с двумя входами X_1 и X_2 и четырьмя выходами Y_1 , Y_2 , Y_3 и Y_4 такой, какая приведена на рис. 2.1.

Таблица 2.1
Таблица истинности для комбинационной логической схемы

X_1	X_2	Y_1	Y_2	Y_3	Y_4
0	0	1	0	0	0
1	0	0	1	0	0
0	1	0	0	1	0
1	1	0	0	0	1

В алгебре логики доказывается теорема: *Любая логическая функция может быть представлена суперпозицией трех функций – логического сложения или дизъюнкции (ИЛИ), логического умножения или конъюнкции (И) и отрицания или инверсии (НЕ)* (ее доказательство можно найти в [1]).

Таким образом, для построения любой комбинационной схемы достаточно только трех основных логических схем, реализующих функции И, ИЛИ и НЕ. На рис. 2.2 приведены условные обозначения логических схем и соответствующие им таблицы истинности.




Рис. 2.2. Основные логические элементы и описывающие их таблицы истинности: а) И; б) ИЛИ; в) НЕ (инвертор)

Обозначения и таблицы истинности для схем И и ИЛИ могут быть распространены на любое число входов. Функции, реализуемые схемами, определяются следующим образом:

- **Схема И (AND)** вырабатывает 1 на выходе только в том случае, когда на всех ее входах присутствуют 1. Логическая функция, реализуемая схемой И, имеет вид $Y = X_1 \cdot X_2 \cdot \dots \cdot X_m$.
- **Схема ИЛИ (OR)** вырабатывает 1 на выходе только в том случае, когда 1 присутствует хотя бы на одном ее входе. Логическая функция, реализуемая схемой ИЛИ, имеет вид $Y = X_1 + X_2 + \dots + X_m$.
- **Схема НЕ (NO)** вырабатывает на выходе сигнал, противоположный входному сигналу. Логическая функция, реализуемая схемой НЕ, имеет вид $Y = \bar{X}$.

Кружок, помещенный на выходе инвертора, является *символом инверсии* и используется в изображениях логических элементов для обозначения операции *инвертирования*.

При определении функций логических схем И и ИЛИ достаточно задать только условия на входе, при которых на выходе вырабатывается 1, поскольку в случае, когда выходной сигнал не равен 1, существует лишь одна возможность: он равен 0.

Непосредственное сравнение таблиц истинности, задающих логические функции И и ИЛИ, показывает, что выполняются законы инверсии (формулы де Моргана):

$$\overline{X_1 \cdot X_2} = \overline{X_1} + \overline{X_2},$$

$$\overline{X_1 + X_2} = \overline{X_1} \cdot \overline{X_2}.$$

Логические функции, изображенные в левой части приведенных равенств, представляют собой объединение функции НЕ с функциями И и ИЛИ. На рис. 2.3 показаны условные обозначения и таблицы истинности для этих схем; функции, реализуемые этими схемами, можно описать словами:

- **Схема И-НЕ (NAND)** вырабатывает на выходе сигнал, противоположный сигналу на выходе схемы И, то есть 0 только в том случае, когда на всех ее входах присутствуют 1.

- **Схема ИЛИ-НЕ (NOR)** создает на выходе сигнал, противоположный сигналу на выходе схемы ИЛИ, то есть 0 только в тех случаях, когда хотя бы на одном из ее входов присутствует 1.

Так же, как для схем И и ИЛИ, условные обозначения и таблицы истинности можно расширить на любое число входов для схем И-НЕ и ИЛИ-НЕ.




Рис. 2.3. Логические схемы с инверсией и описывающие их таблицы истинности: а) И-НЕ; б) ИЛИ-НЕ

На рис. 2.4 показано применение логических схем И и НЕ для синтеза схемы, реализующей функции Y_1 , Y_2 , Y_3 и Y_4 , соответствующие таблице истинности, приведенной в табл. 2.1.




Рис. 2.4. Логическая схема, соответствующая таблице истинности в табл. 2.1

В реальных логических схемах сигнал одного уровня изменяется на сигнал другого уровня не мгновенно. На рис. 2.5 в качестве примера приведены временные диаграммы, показывающие возможную реакцию схемы, изображенной на рис. 2.4, при изменении во времени комбинации входных сигналов. Из временных диаграмм видно, что имеется запаздывание между изменением сигналов на входе и соответствующим изменением выходного сигнала. В последующих разделах будут рассмотрены причины этих задержек, оценка их величины и влияние задержек на работу реальных схем.




Рис. 2.5. Временные диаграммы для логической схемы, изображенной на рис. 2.4

Чтобы понимать логику работы цифровых схем, можно ничего не знать об аналоговой электронике. Но когда в процессе синтеза и отладки цифровой техники приходится учитывать временные соотношения, необходимо рассматривать аналоговые процессы, ограничивающие быстродействие цифровых схем.

2.2. Семейства логических схем

Первые семейства интегральных логических схем появились в начале 60-х годов прошлого века. *Семейством логических схем* называют набор различных интегральных схем (ИС), имеющих взаимно совместимые входные и выходные характеристики и выполняющих различные логические функции. Микросхемы одного семейства можно соединять между собой для реализации любой желаемой логической функции. Микросхемы разных семейств могут быть не совместимы из-за различных напряжений питания или из-за различных уровней, представляющих логические значения.

Одним из наиболее удачных оказалось *семейство логических схем на биполярных транзисторах – транзисторно-транзисторная логика (ТТЛ, TTL)*. Первые представители этого семейства были относительно медленными и потребляли значительную мощность. В настоящее время ТТЛ-схемы представлены несколькими семействами логических схем, совместимых друг с другом, но отличающихся быстродействием и потребляемой мощностью. В разных частях цифровой системы могут быть использованы микросхемы различных ТТЛ-семейств в соответствии с требованиями проекта. В 1990-е годы ТТЛ-схемы были в значительной степени вытеснены КМОП-схемами.

Полевой транзистор со структурой металл–окисел–полупроводник, или МОП-транзистор был изобретен за десять лет до биполярного транзистора. Однако до 1960-х годов технология не позволяла производить МОП-транзисторы, способные конкурировать с биполярными транзисторами. Первое время логические схемы на МОП-транзисторах значительно отставали от биполярных интегральных схем по быстродействию и применялись там, где требовалась малая потребляемая мощность и большая степень интеграции, но не требовалось высокого быстродействия.

Начиная с середины 1980-х годов, прогресс в создании МОП-схем, особенно *комплементарных МОП-схем (КМОП-схем)*, позволил значительно улучшить их характеристики, и эти схемы постепенно стали вытеснять логические схемы ТТЛ-семейств. В настоящее время практически во всех сверхбольших интегральных схемах (микропроцессоры, микроконтроллеры, блоки памяти,

программируемые логические схемы) использована КМОП-технология. Замена элементной базы, использующей ТТЛ-технология, на элементную базу на основе КМОП-схем позволяет повысить быстродействие устройств и одновременно снизить потребляемую мощность и стоимость.

2.3. Логические КМОП-схемы

Принцип действия логических схем этого семейства основан на совместном использовании МОП-транзисторов с индуцированными каналами *p*- и *n*-типа, свойства которых дополняют друг друга (термин *комплементарный* означает *использующий принцип дополнения*). Основной особенностью логических схем этого типа является очень малая мощность, потребляемая от источников питания, зависящая от частоты переключений. Прежде чем изучать логические КМОП-схемы, необходимо рассмотреть логические уровни, используемые в этих схемах.

2.3.1. Логические уровни КМОП-схем

Логические функции оперируют двоичными цифрами 0 и 1, а логические схемы, реализующие эти функции, имеют дело с электрическими сигналами в виде уровней напряжения. В любой логической схеме имеется диапазон напряжений, соответствующий логическому 0, и не перекрывающийся с ним диапазон напряжений, соответствующий логической 1.

Диапазон напряжений питания различных семейств логических КМОП-схем достаточно широк – от 2.7 В до 12 В. Например, для семейства 74LVC напряжение питания равно 3.3 В. Такая схема воспринимает любое напряжение в диапазоне 0...0.8 В как логический 0 и напряжение в диапазоне 2.0...3.3 В – как логическую 1 (рис. 2.6).

Предполагается, что напряжение не окажется в промежуточной области (0.8...2.0 В), кроме тех интервалов времени, когда сигнал переходит от одного уровня к другому; в противном случае логические значения будут не определены (то есть схема может интерпретировать их и как 0, и как 1). У КМОП-схем с другими напряжениями питания, например, 5.0 или 2.7 вольта, имеется аналогичное разделение диапазонов напряжений.




Рис. 2.6. Логические уровни для логических КМОП-схем семейства 74LVC

2.3.2. МОП-транзисторы, используемые в логических схемах

Стоковые характеристики МОП-транзистора с индуцированным каналом n -типа имеют вид, показанный на рис. 2.7.




Рис. 2.7. Выходная (а) и проходная (б) характеристики МОП-транзистора с индуцированным каналом n -типа

Поскольку проводящий канал возникает лишь при подаче на затвор положительного напряжения больше 1.5 В, такой транзистор носит название МОП-транзистора с *индуцированным каналом*. На рис. 2.7б представлена проходная характеристика $i_C = F(u_{ЗИ})$ такого транзистора ($U_{СИ} > U_{СИ\text{ нас}}$).

МОП-транзистор можно представить как устройство, которое действует подобно управляемому напряжением резистору. В логических схемах МОП-транзистор работает так, что его сопротивление либо очень велико (при этом говорят, что транзистор

закр $\bar{y}$ т), либо очень мало (при этом говорят, что транзистор *открыт*).

Существуют два типа МОП-транзисторов: с n -каналом и с p -каналом; названия определяются типом примесей, введенных в легированный кремний в области под диэлектриком, используемой в качестве канала. Условное обозначение *МОП-транзистора с каналом n -типа* приведено на рис. 2.8. Выводы имеют следующие названия: *затвор*, *исток* и *сток*. В нормальных условиях потенциал стока выше потенциала истока.



Рис. 2.8. Условное обозначение МОП-транзистора с каналом n -типа

Напряжение между затвором и истоком ($U_{зи}$) у МОП-транзистора с каналом n -типа в логических схемах обычно равно нулю или положительно. Если $U_{зи} = 0$, то сопротивление между стоком и истоком ($R_{си}$) очень велико и составляет, по крайней мере, 10^6 Ом или больше. По мере увеличения $U_{зи}$ (то есть с увеличением напряжения на затворе) $R_{си}$ уменьшается до очень малого значения порядка 10 Ом, а у некоторых транзисторов и меньше.

Условное обозначение *МОП-транзистора с каналом p -типа* приведено на рис. 2.9. Его работа аналогична работе МОП-транзистора с каналом n -типа, за исключением того, что обычно исток имеет потенциал более высокий, чем сток, а $U_{зи}$ равно нулю или отрицательно. Если $U_{зи}$ равно нулю, то сопротивление между истоком и стоком ($R_{си}$) очень велико. С уменьшением $U_{зи}$ (когда напряжение на затворе становится более отрицательным) $R_{си}$ уменьшается, принимая очень малое значение.



Рис. 2.9. Условное обозначение МОП-транзистора с каналом p -типа

Затвор МОП-транзистора называют изолированным, поскольку он отделен от истока и стока диэлектриком, имеющим очень большое сопротивление. По этой причине, независимо от напряжения на затворе, ток практически не течет от затвора к истоку

или от затвора к стоку. Сопротивления между затвором и другими выводами очень велики – десятки и сотни МОм. Ток, протекающий по этим сопротивлениям, очень мал, обычно меньше одного микроампера, и называется *током утечки*. Однако между затвором и истоком, а также между затвором и стоком имеется емкостная связь. В быстродействующих схемах мощность, расходуемая при заряде и разряде этих емкостей при каждом изменении входного сигнала, составляет заметную долю потребляемой схемой мощности.

2.3.3. Схема КМОП-инвертора

Схемы *КМОП-логики* (*CMOS logic*) образуются в результате совместного использования дополняющих друг друга *n*МОП- и *p*МОП-транзисторов. Простейшей КМОП-схемой является инвертор, который представляет собой последовательное соединение двух комплементарных транзисторов, как показано на рис. 2.10а. Напряжение питания U_{Π} обычно может быть в диапазоне от 2 до 12 В и часто выбирается равным 5.0 В для совместимости с ТТЛ-схемами.




Рис. 2.10. КМОП-инвертор: а) принципиальная схема; б) таблица, описывающая работу схемы (L – низкий уровень, H – высокий уровень, вкл – открыт, выкл – закрыт); в) условные обозначения

В идеальном случае (у открытого транзистора сопротивление $R_{си} = 0$, а у закрытого оно бесконечно велико) поведение КМОП-инвертора можно описать таблицей, приведенной на рис. 2.10б:

Если U_{IN} равно 0 В, то нижний *n*-канальный транзистор Q1 закрыт, так как у него напряжение $U_{зи}$ равно 0 В, а верхний

p -канальный транзистор Q2, открыт, так как у него напряжение $U_{зи}$ имеет большое по величине отрицательное значение (-5.0 В). Поэтому сопротивление между стоком и истоком транзистора Q2, включенного между шиной питания ($U_{\Pi} = +5.0$ В) и выходом (U_{OUT}), мало, и выходное напряжение равно 5.0 В.

В том случае, когда U_{IN} равно 5.0 В открыт транзистор Q1, поскольку у него напряжение $U_{зи}$ равно $+5.0$ В, а транзистор Q2 закрыт, так как у него $U_{зи}$ равно 0 В. Таким образом, транзистор Q1 между стоком и истоком представляет собой малое сопротивление, и выходное напряжение равно 0 В.

В литературе, например [5], часто используется наглядный способ представления работы КМОП-схемы, состоящий в изображении транзисторов в виде ключей. Как показано на рис. 2.11а, при $U_{IN} = L$ нижний n -канальный транзистор заменяется ключом с разомкнутым контактом, а p -канальный (верхний) транзистор – замкнутым ключом. При подаче на вход высокого напряжения состояние каждого из ключей изменяется на состояние, противоположное первоначальному, как показано на рис. 2.11б.




Рис. 2.11. Модель КМОП-инвертора с использованием ключей:
а) низкое входное напряжение; б) высокое входное напряжение

Модель с ключами позволяет наглядно показать работу КМОП-инвертора. На рис. 2.12 показано влияние входного напряжения на состояние p - и n -канальных транзисторов. Когда к затвору n -канального транзистора (Q1) приложено напряжение высокого уровня, он находится в *открытом* состоянии и ток может течь от стока к истоку. Противоположная ситуация наблюдается в отношении p -канального транзистора (Q2). Он находится в *открытом* состоянии, когда к его затвору приложено напряжение низкого уровня.




Рис. 2.12. Иллюстрация логики работы КМОП-инвертора

2.3.4. КМОП-схемы И-НЕ и ИЛИ-НЕ

Используя комплементарные МОП-транзисторы, можно создать схемы И-НЕ и ИЛИ-НЕ. Чтобы синтезировать логический элемент с k -входами, необходимо k p -канальных и k n -канальных транзисторов. На рис. 2.13 показана 2-входовая КМОП-схема И-НЕ.




Рис. 2.13. 2-входовая КМОП-схема И-НЕ: а) принципиальная схема; б) таблица истинности; в) условные обозначения

Если на одном из входов сигнал имеет низкий уровень, то выход Z через малое сопротивление *открытого* p -канального транзистора подключен к шине питания $U_П$, а цепь на землю разомкнута *закрытым* n -канальным транзистором. Если на обоих входах присутствует сигнал высокого уровня, то цепь со стороны шины питания $U_П$ разорвана и выход Z через малое сопротивление

открытого n -канального транзистора подключен к земле. Рис. 2.14 иллюстрирует работу схемы И-НЕ на модели с ключами.




Рис. 2.14. Модель 2-входовой КМОП-схемы И-НЕ на основе ключей:

- а) сигналы на обоих входах имеют низкий уровень (L);
- б) сигнал на одном входе имеет высокий уровень (H);
- с) сигналы на обоих входах имеют высокий уровень

Схема ИЛИ-НЕ с использованием комплементарных транзисторов приведена на рис. 2.15. Если сигналы на обоих входах имеют низкий уровень, то выход Z через малые сопротивления *открытых* p -канальных транзисторов подключен к шине питания U_{Π} , а цепь на землю разорвана *закрытыми* n -канальными транзисторами. Если сигнал хотя бы на одном из входов принимает высокий уровень, то цепь в сторону шины питания U_{Π} разомкнута и выход Z через малое сопротивление между стоком и истоком *открытого* n -канального транзистора подключен к земле.

КМОП-схемы И-НЕ и ИЛИ-НЕ имеют различные характеристики. При одной и той же площади кремниевого кристалла сопротивление между стоком и истоком *открытого* транзистора с каналом n -типа меньше, чем у транзистора с каналом p -типа. Поэтому у последовательно включенных k транзисторов с n -каналом сопротивление в *открытом* состоянии меньше, чем у k транзисторов с p -каналом. В результате (показано ниже) быстродействие схемы И-НЕ с k входами выше, чем у k -входовой схемы ИЛИ-НЕ, и поэтому предпочтительнее использовать схемы И-НЕ.




Рис. 2.15. 2-входовая КМОП-схема ИЛИ-НЕ:

a) принципиальная схема; б) таблица, описывающая работу схемы;
 c) условные обозначения

2.4. Связь помехоустойчивости логических схем с логическими уровнями

В таблице на рис. 2.10b поведение КМОП-инвертора определено только при двух дискретных уровнях напряжения входного сигнала. Какими будут выходные напряжения при других входных напряжениях, таблица ответа не дает. На рис. 2.16 изображена передаточная характеристика инвертора от входа до выхода при различных значениях входного напряжения для КМОП-схем, имеющих напряжение питания 5 В.

Согласно рис. 2.16 низким уровнем входного напряжения КМОП-схемы можно считать любое напряжение ниже 2.4 В, а высокому уровню может соответствовать любое напряжение выше 2.6 В. В таком случае при напряжении на входе между 2.4 В и 2.6 В выходное напряжение инвертора трудно сопоставить какому-либо логическому уровню.

Однако типичная передаточная характеристика, показанная на рис. 2.16, не гарантирует, что все изготовленные микросхемы обладают одинаковыми переходными характеристиками. Кроме того, при изменении напряжения источника питания, температуры и нагрузки на выходе передаточная характеристика значительно изменяется. Практика заставляет не ориентироваться на типичные

характеристики при определении низкого уровня и высокого уровня.




Рис. 2.16. Типичная передаточная характеристика КМОП-инвертора от входа до выхода

Принятые безопасные уровни для различных семейств КМОП-логики приведены на рис. 2.17. Эти параметры указываются изготовителями КМОП-схем в справочных данных и определяются следующим образом:

U_{OHmin} — минимальное выходное напряжение высокого уровня;

U_{IHmin} — минимальное входное напряжение, гарантированно опознаваемое как высокий уровень;

U_{ILmax} — максимальное входное напряжение, гарантированно опознаваемое как низкий уровень;

U_{OLmax} — максимальное выходное напряжение низкого уровня.

Уровни входных напряжений определяются в основном пороговыми напряжениями транзисторов, а выходные напряжения зависят от сопротивлений открытых транзисторов.

Изготовители КМОП-схем гарантируют значения параметров, приведенных на рис. 2.17, в некотором диапазоне температур и нагрузок на выходе. Напряжение источника питания $U_{п}$, при котором схема сохраняет свои параметры, может изменяться в пределах $\pm 10\%$.




Рис. 2.17. Определение логических уровней и границы помехоустойчивости для КМОП-семейств

Провод, подводящий напряжение питания U_{Π} , часто называют *шиной питания*. Гарантированные уровни КМОП-схем, как правило, являются функциями напряжения на шине питания:

$U_{ОНmin}$	—	$U_{\Pi} - 0.1 \text{ В}$
$U_{ИНmin}$	—	70 % от U_{Π}
$U_{ИLmax}$	—	30 % от U_{Π}
$U_{ОLmax}$	—	земля + 0.1 В

Уровень помех, при котором в худшем случае напряжение, появляющееся на выходе схемы, не может быть правильно воспринято другой логической схемой, подключенной к выходу первой схемы, называется *запасом помехоустойчивости по постоянному току*. Для КМОП-схем серии 74НС, имеющих напряжение питания 5 В, напряжение $U_{ИLmax}$ низкого уровня (1.35 В) превышает напряжение $U_{ОLmax}$ (0.1 В) на 1.25 В, так что запас помехоустойчивости по постоянному току для низкого уровня равен 1.25 В. Запас помехоустойчивости по постоянному току для высокого уровня также равен 1.25 В. При подключении к выходам схем, принадлежащих КМОП-семействам, входов только КМОП-схем обеспечивается очень высокая помехоустойчивость по постоянному току.

Потребляемый входной ток КМОП-схем не зависит от входного напряжения. Он определяется током утечки транзисторов и очень мал. Изготовители указывают следующие максимальные значения входного тока:

I_{IH} — максимальный входной ток при высоком уровне сигнала на входе.

I_{IL} — максимальный входной ток при низком уровне сигнала на входе.

Входной ток для схем 74НС не превышает нескольких мкА, поэтому вход КМОП-схемы при любом входном сигнале потребляет от источника сигнала очень небольшую мощность. Это является одним из наиболее существенных достоинств КМОП-схем по сравнению с логическими схемами на биполярных транзисторах, таких как ТТЛ-схемы, входные токи которых достаточно велики как при низком, так и при высоком уровне входного сигнала.

2.5. Неиспользуемые входы логических схем

В реальных устройствах возникают ситуации, когда требуется логическая схема с n входами, а в наличии имеется только схема с $n + 1$ входами, т. е. используются не все входы логической схемы. Объединение двух входов в схеме с $n + 1$ входами превращает ее в схему с n входами. На рис. 2.18а приведена схема И-НЕ с объединенными входами.




Рис. 2.18. Подключение неиспользуемых входов:

- а) объединение с другим входом;
- б) схема И-НЕ с одним из входов, подключенным к шине питания;
- с) схема ИЛИ-НЕ, один из входов которой заземлен

Возможен и другой вариант сокращения числа входов – подать на неиспользуемые входы напряжения, соответствующие логическим значениям. На неиспользуемый вход схем И и И-НЕ следует подавать логическую 1, как показано на рис. 2.18б, а на неиспользуемый вход схем ИЛИ и ИЛИ-НЕ необходимо подать логический 0, как на рис. 2.18с. В схемах, работающих с высокой частотой изменения сигналов на входах лучше применять способы, указанные на рис. 2.18б или 2.18с, а не объединять неиспользуемый вход с другим, как показано на рис. 2.18а.

При объединении входов увеличивается емкостная нагрузка на логический элемент, к выходу которого эта схема подключена, что замедляет его работу. В вариантах 2.18б и 2.18с обычно ис-

пользуется резистор, имеющий сопротивление порядка нескольких кОм; к одному резистору можно подключить несколько неиспользуемых входов. Возможно соединение неиспользуемых входов непосредственно с шиной питания и землей.

Недопустимо оставлять неиспользуемые входы КМОП-схем ни к чему не подключенными. Может показаться, что такой *плавающий* вход будет вести себя так, будто к нему приложен низкий уровень сигнала, и обычно осциллограф или вольтметр, подключенные к такому входу, показывают значение 0 В. Это может наводить на мысль, что неиспользуемый вход схем ИЛИ и ИЛИ-НЕ можно оставлять неподключенным, потому что схема будет вести себя так, как будто на этот вход подан логический 0, и он не влияет на выходной сигнал логического элемента. Однако входное сопротивление КМОП-схем очень велико, поэтому достаточно совсем небольших по мощности помех, чтобы время от времени незаземленный вход вел себя так, как если бы на нем был высокий уровень, создавая тем самым условия, при которых схема будет работать неустойчиво или совсем не будет работать.

Неподключенные входы КМОП-схем часто являются причиной неустойчивой работы схемы, поскольку из-за шума потенциал неиспользуемого входа может значительно изменяться, и эти изменения сказываются в других местах схемы. Когда, пытаясь выяснить причину этой проблемы, вы касаетесь щупом осциллографа оставленного неподключенным входа, то емкости щупа часто бывает достаточно, чтобы ослабить шум и ликвидировать проблему. Однако отключение измерительного прибора снова приводит к неустойчивой работе схемы.

2.6. Схемы с тремя состояниями

Рассмотренные выше логические схемы имеют два состояния – низкий уровень выходного напряжения (LOW) и высокий уровень выходного напряжения (HIGH), соответствующие логическим значениям 0 и 1. Однако существует класс логических схем, выходы которых могут находиться в третьем состоянии, называемом *высокоомным состоянием*, *состоянием Hi-Z*; этому состоянию не приписывается какое-либо логическое значение. В третьем состоянии выход ведет себя так, как будто он не соединен со схемой. Итак, выход *схемы с тремя состояниями* может находиться в од-

ном из трех возможных состояний – в состоянии соответствующем логическому 0, логической 1 или Hi-Z.

Схемы с тремя состояниями имеют дополнительный вход, называемый *входом разрешения выхода* или *входом запрещения выхода*. При подаче на этот вход соответствующего сигнала выход схемы можно перевести в высокоомное состояние.

Путем объединения нескольких выходов с тремя состояниями формируется *шина с тремя состояниями*. Блок, управляющий входами разрешения, должен гарантировать, что в любой момент времени не более одного выхода находится в состоянии логического 0 или логической 1. Остальные выходы, входящие в состав шины, должны находиться в состоянии Hi-Z. Задавать на шину логические уровни (высокий и низкий) может только одно устройство, на которое подан сигнал разрешения.

На рис. 2.19а показана принципиальная схема *КМОП-буфера с тремя состояниями*. Входящие в нее элементы И-НЕ, ИЛИ-НЕ и инвертор с целью упрощения схемы представлены условными обозначениями, а не в виде комбинации транзисторов; фактически в этой схеме используется 12 транзисторов.

Из таблицы на рис. 2.19b видно, что при низком уровне на входе разрешения EN (*Enable*) выходные транзисторы закрыты и выход находится в третьем состоянии. При высоком уровне на входе разрешения EN на выходе возникает высокий уровень или низкий уровень в зависимости от сигнала, присутствующего на входе А. На рис. 2.19с приведено условное обозначение буфера с тремя состояниями.

Устройства с тремя состояниями на выходе проектируют так, чтобы задержка при подаче разрешающего сигнала, т.е. переход из третьего состояния на выходе к низкому уровню или к высокому уровню, была несколько больше, чем задержка при подаче запрещающего значения сигнала (переход от низкого уровня или от высокого уровня на выходе в третье состояние). Благодаря этому одновременная подача сигнала разрешения на управляющий вход одного устройства и запрещающего сигнала на управляющий вход другого устройства гарантирует, что второе устройство перейдет в третье состояние раньше, чем первое устройство выставит на шине высокий или низкий уровень.

шине. Расчет следует проводить отдельно для низкого уровня и для высокого уровня.

2.7. Динамические свойства КМОП-схем

От характеристик схемы по переменному току или динамических характеристик зависит как быстродействие КМОП-схемы, так и потребляемая ею мощность. Нагрузка, подключенная к выходу логического элемента, также влияет на скорость изменения уровня сигнала на выходе. На этапе разработки плат необходимо учитывать влияние нагрузки на сигналы синхронизации, сигналы, передаваемые по протяженным шинам, и на другие сигналы, поступающие с выходов схем, к которым подключено большое число входов других логических элементов, а также во всех случаях, когда разводка осуществляется длинными соединениями.

Два временных параметра определяют быстродействие логических схем: время переходного процесса и задержка распространения сигнала.

2.7.1. Переходные процессы в логических схемах

Временем переходного процесса называется интервал времени, в течение которого сигнал на выходе логической схемы изменяется от одного уровня до другого. На рис. 2.20а показано, как мог бы выглядеть сигнал на выходе логической схемы в идеальном случае при нулевом времени переходного процесса. В любой реальной схеме выходные сигналы не могут изменяться мгновенно, поскольку необходимо некоторое время для заряда паразитной емкости, подключенной к выходу этой схемы. Эта емкость складывается из емкости проводников, соединяющих данный логический элемент с входами других элементов, и суммы входных емкостей всех подключенных элементов.

На рис. 2.20b изображен вид выходного сигнала при линейной аппроксимации переходных процессов в логическом элементе. В течение времени t_r , называемого *временем нарастания*, выходной сигнал изменяется от низкого уровня до высокого, а в течение времени t_f , называемого *временем спада*, сигнал изменяется от высокого уровня до низкого. Время t_f может отличаться от времени t_r .




Рис. 2.20. Длительность переходного процесса:
 а) идеальный случай с нулевым временем переключения;
 б) линейная аппроксимация переходных процессов;
 с) реальная временная диаграмма

Однако рис. 2.20b не отражает истинный процесс переключения, поскольку скорость изменения выходного напряжения не постоянна. Реально изменение напряжения в начале и в конце процесса переключения бывает медленнее, как показано на рис. 2.20с. Время нарастания и время спада напряжения на выходе определяют используя моменты достижения границ логических уровней, как показано на рисунке.

Время нарастания и время спада характеризуют, насколько быстро выходное напряжение преодолевает область неопределенности между низким и высоким уровнями. Параметры t_r и t_f не учитывают время изменения сигнала в пределах одного уровня. Эта часть переходного процесса является составной частью временного параметра, называемого задержкой распространения. Подробнее задержка распространения рассмотрена в 2.7.2.

Время нарастания и время спада сигнала на выходе КМОП-схемы определяются сопротивлением открытого транзистора и емкостью нагрузки. Наличие *паразитной* емкости обусловлено следующими причинами.

Выходные цепи логических элементов, включающие выходные транзисторы, внутренние соединения и корпуса схем логических схем, имеют некоторую собственную емкость, равную нескольким пикофарадам.

Соединения на печатной плате какого-либо выхода с входами других схем имеют емкость около 0.5 пФ на сантиметр длины или больше в зависимости от технологии изготовления печатной платы.

У большинства семейств логических схем входные цепи, включая транзисторы, внутренний монтаж и корпус микросхемы, имеют емкость несколько пикофард на каждый вход.

На рис. 2.21 показана эквивалентная схема, воспользовавшись которой, можно рассчитать время нарастания и время спада сигнала на выходе КМОП-схемы.

Сопротивления между стоком и истоком p -канального и n -канального транзисторов заменены резисторами R_p и R_n . В зависимости от уровня сигнала на выходе сопротивление одного из резисторов велико, а другого – мало. Нагрузка на выходе представлена эквивалентной схемой нагрузки, состоящей из двух компонентов:

R_L – резистор, отражает нагрузку по постоянному току; он определяет напряжения и токи в выходной цепи, когда сигнал на выходе имеет установившееся значение высокого уровня или низкого уровня. Поскольку у КМОП-схем входные сопротивления очень велики, то при изменении уровня сигнала на выходе нагрузка по постоянному току практически не оказывает влияния на переходной процесс;

C_L – емкость, характеризует собой нагрузку по переменному току. Величина емкости определяет значения напряжений и токов в выходной цепи в процессе изменения выходного сигнала.




Рис. 2.21. Эквивалентная схема, используемая для расчета времени переходного процесса в выходной цепи КМОП-схемы

Определим время переходного процесса на выходе КМОП-схемы. Предположим, что $C_L = 20$ пФ, а сопротивления *открытых* p -канальных и n -канальных транзисторов равны 200 Ом и 100 Ом соответственно.

Рассчитаем время спада сигнала от уровня логической 1 до уровня логического 0. На рис. 2.22а изображено состояние схемы, предшествующее моменту изменения сигнала на выходе с высокого уровня на низкий (считаем $R_L = \infty$).




Рис. 2.22. Эквивалентные схемы выходной цепи КМОП-схемы при переходе сигнала от высокого уровня к низкому:

а) на выходе схемы высокий уровень; б) состояние схемы после того, как p -канальный транзистор оказывается *закрытым*, а n -канальный транзистор – *открытым*

Ради упрощения задачи предположим, что транзисторы в КМОП-схеме переходят из *открытого* состояния в *закрытое* и обратно мгновенно. С момента времени $t = 0$, когда начинается изменение сигнала на выходе КМОП-схемы, справедлива эквивалентная схема, показанная на рис. 2.22б.

В момент времени $t = 0$ напряжение u_{out} равно 5.0 В, поскольку напряжение на конденсаторе не может изменяться мгновенно. При $t = \infty$ конденсатор должен полностью разрядиться и напряжение u_{out} будет равно 0. Разряд конденсатора происходит по экспоненциальному закону:

$$u_{out} = U_{\Pi} \cdot \exp\left(\frac{-t}{\tau_{\text{раз}}}\right), \quad (2.1)$$

где $\tau_{\text{раз}} = R_n C_L$ – постоянная времени разряда, равная в нашем случае 2 нс.

На рис. 2.23 показана зависимость напряжения на выходе логической схемы u_{out} от времени. Время спада определяется как временной интервал между моментом пересечения напряжением u_{out} нижней границы высокого уровня сигнала $U_{H\min}$ и моментом пересечения выходным напряжением верхней границы низкого уровня сигнала $U_{L\max}$.

Если напряжение питания U_{Π} равно +5 В, то значения границ для КМОП-схем равны $U_{H\min} = 3.5$ В и $U_{L\max} = 1.5$ В. Воспользовавшись соотношением (2.1), находим моменты времени, в которые напряжение U_{OUT} пересекает указанные границы:

$$t = -R_n C_L \cdot \ln \frac{u_{\text{out}}}{U_{\Pi}},$$

$$t_{3.5} = 0.7 \text{ нс}, \quad t_{1.5} = 2.4 \text{ нс}.$$

Время спада согласно определению равно

$$t_f = t_{1.5} - t_{3.5} = 2.4 \text{ нс} - 0.7 \text{ нс} = 1.7 \text{ нс}.$$




Рис. 2.23. Изменение напряжения на выходе КМОП-схемы при переходе сигнала от высокого уровня к низкому уровню

Время нарастания сигнала рассчитывается аналогично. На рис. 2.24а изображено состояние схемы, предшествующее моменту изменения сигнала на выходе с низкого уровня на высокий.

Как и прежде, напряжение u_{out} не может измениться мгновенно, но при $t \rightarrow \infty$ напряжение на конденсаторе u_{out} стремится к 5 В. Заряд конденсатора происходит по экспоненциальному закону:

$$u_{\text{out}} = U_{\Pi} \cdot \left(1 - \exp \left(\frac{-t}{\tau_{\text{зар}}} \right) \right), \quad (2.2)$$

где $\tau_{\text{зар}} = R_p C_L$ – постоянная времени заряда, равная в нашем случае 4 нс.




Рис. 2.24. Эквивалентные схемы выходной цепи КМОП-схемы при переходе сигнала от низкого уровня к высокому:

а) низкий уровень на выходе; б) состояние схемы после того, как транзистор с *n*-каналом оказывается *закрытым*, а транзистор с *p*-каналом – *открытым*

На рис. 2.25 показана зависимость напряжения U_{OUT} от времени. Чтобы получить время нарастания, воспользуемся выражением (2.2), откуда следует

$$t = -R_p C_L \cdot \ln \frac{U_{\Pi} - u_{out}}{U_{\Pi}}.$$

При $u_{out1} = U_{Hmin} = 3.5$ В и $u_{out2} = U_{Lmax} = 1.5$ В получим $t_{1.5} = 1.4$ нс, $t_{3.5} = 4.8$ нс.

Время нарастания t_r определяется как разность между полученными двумя числами и равно 3.4 нс.

Время нарастания вдвое больше времени спада. Это объясняется тем, что мы предположили различающимися вдвое сопротивления *открытых* *p*-канальных и *n*-канальных транзисторов. В быстродействующих КМОП-устройствах *p*-канальные транзисторы иногда изготовляют большего размера, чтобы уменьшить его сопротивление в открытом состоянии и сделать времена переходов на выходе от высокого уровня к низкому уровню и обратно примерно равными.




Рис. 2.25. Изменение напряжения на выходе КМОП-схемы при переходе сигнала от низкого уровня к высокому

С увеличением емкости нагрузки постоянная времени увеличивается и длительность переходных процессов на выходе растет. При создании быстродействующих схем необходимо минимизировать емкостную нагрузку, уменьшая число входов, на которые поступает данный сигнал. Реализуется это путем создания нескольких копий сигнала, а также аккуратной разводкой схемы.

Расчетная длительность переходного процесса сильно зависит от выбора логических уровней. Если в рассмотренных примерах в качестве порогов высокого уровня и низкого уровня использовать значения 2 В и 3 В вместо 1.5 В и 3.5 В, то для каждого из переходных процессов получим меньшее время.

2.7.2. Задержка распространения сигнала

Время нарастания и время спада сигнала не полностью описывают поведение логического элемента в режиме переключения. В логическом элементе на пути от входа до выхода сигнал проходит через ряд электрических цепей. *Задержка распространения* t_p вдоль пути прохождения сигнала определяется временем, необходимым для того, чтобы изменение входного сигнала привело к изменению выходного сигнала.

Задержка распространения сигнала по заданному пути зависит от того, изменяется выходной сигнал с высокого уровня к низкому или наоборот. Сложный логический элемент с большим числом входов и выходов может иметь различные значения t_p при прохождении сигнала по различным путям. На рис. 2.26 указаны два различных значения задержки распространения от входа до

выхода для КМОП-инвертора в зависимости от направления изменения сигнала на выходе:

t_{pHL} – время между изменением сигнала на входе и соответствующим изменением сигнала на выходе при переходе выходного напряжения с высокого уровня на низкий;

t_{pLH} – время между изменением сигнала на входе и соответствующим изменением сигнала на выходе при переходе выходного напряжения с низкого уровня на высокий.




Рис. 2.26. Задержки распространения сигнала для КМОП-инвертора

Наличие задержки распространения вызвано многими причинами. Скорость изменения состояния транзисторов зависит как от физических процессов, происходящих в полупроводнике, так и от условия эксплуатации схемы. На величину задержки оказывает влияние скорость изменения входного сигнала, входная емкость логического элемента и характер нагрузки на выходе, которая в значительной степени определяет скорость изменения выходного сигнала. В многоуровневых схемах и в устройствах, реализующих сложные логические функции, часто требуется изменение состояния нескольких транзисторов, прежде чем уровень сигнала на выходе начнет изменяться. Каждый из перечисленных факторов вносит свой вклад в задержку распространения сигнала.

Производители в справочных данных логических микросхем обычно указывают задержку распространения по моментам перехода входного и выходного сигналов через среднюю точку, как показано на рис. 2.26, чтобы не учитывать влияния времени нарастания и времени спада. Однако, когда на работе устройства может отрицательно сказаться медленное нарастание и спад вход-

ного сигнала, задержки определяются и по моментам пересечения пороговых значений логических уровней. Например, для надежной работы некоторых схем длительность входного сигнала должна превышать некоторый минимум. В этом случае в справочных данных указывается минимальная длительность, необходимая для надежного срабатывания схемы, которая определяется как время между пересечениями некоторых логических уровней. Например, на рис. 2.27 показано определение минимальной длительности входного импульса по моментам пересечения высокого логического уровня.




Рис. 2.27. Определение длительности интервала времени по граничным значениям логических уровней

Быстродействующие КМОП-схемы при слишком медленных изменениях входного сигнала потребляют чрезмерно большой ток, в связи с тем, что в течение некоторого времени оказываются открытыми оба выходных транзистора, или генерировать колебания. В связи с этим производитель может указывать абсолютные максимальные значения времени нарастания и спада входного сигнала, при которых гарантируется надежная работа.

2.7.3. Мощность, потребляемая КМОП-схемой от источника питания

В статическом режиме, то есть при неизменном уровне входного сигнала, мощность, потребляемая КМОП-схемой от источника питания, очень мала. Существенную мощность, называемую динамической рассеиваемой мощностью, КМОП-схемы потребляют во время переходных процессов. Рассмотрим поведение инвертора (рис. 2.28) при наличии на входе попеременно меняющихся на входе логических сигналов 0 и 1.




Рис. 2.28. КМОП-инвертор: а) принципиальная схема; б) временные диаграммы

При низком логическом уровне на входе открывается верхний транзистор $Q2$ и ток i_2 , протекающий по его каналу, заряжает емкость нагрузки C_0 до напряжения питания. Емкость нагрузки включает в себя выходные емкости транзисторов $Q1$ и $Q2$, входные емкости логических элементов, подключенных к выходу данной схемы, и емкость монтажных соединений. Через некоторое время, когда напряжение на выходе можно считать установившимся, величина заряда, накопленного в конденсаторе C_0 , равна $q = C_0 \cdot U_{\Pi}$. Когда при изменении входного сигнала с 0 до 1 закрывается транзистор $Q2$ и открывается транзистор $Q1$, заряд, накопленный в конденсаторе C_0 , стекает через канал открытого транзистора.

Если входной сигнал является периодическим, то среднее значение тока, текущего от источника питания, равно $I = q/T = C_0 U_{\Pi} f$, где T – период входного сигнала. Умножая ток I на напряжение питания U_{Π} , находим потребляемую мощность: $P = C_0 \cdot U_{\Pi}^2 f$.

2.8. Контрольные вопросы и задачи

1. Справедливо или нет утверждение: для любого набора входных сигналов сигнал на выходе схемы И-НЕ противоположен сигналу на выходе схемы ИЛИ-НЕ?
2. Какие транзисторы используются в КМОП-схемах?

3. Нарисуйте схему и составьте таблицу истинности КМОП-схемы И.
4. Какая из схем содержит меньшее число транзисторов: И-НЕ или И?
5. Почему неиспользуемые входы КМОП-схемы И необходимо подключать через резистор к источнику питания?
6. Зачем схемы с тремя состояниями на выходе имеют время выключения меньше, чем время включения?

ГЛАВА 3. КОМБИНАЦИОННЫЕ СХЕМЫ

3.1. Дешифраторы и шифраторы

Дешифратором $m \times n$ называется устройство с m входами X_i и n выходами Y_j , $n \leq 2^m$, предназначенное для преобразования некоторой комбинации входных сигналов (кодového слова) в другую комбинацию выходных сигналов. Какая именно из возможных выходных комбинаций появится на выходах дешифратора, зависит от вида входной кодовой комбинации.

Общая структура дешифратора приведена на рис. 3.1. Для того чтобы дешифратор нормально выполнял функцию отображения одной кодовой комбинации в другую, необходимо подать сигнал на вход разрешения EN, если такой имеется в данном дешифраторе. Если сигнал разрешения не активен, то выходы дешифратора находятся в третьем состоянии или отображают любое входное кодовое слово в некоторое *запрещенное* выходное кодовое слово, состоящее, например, из всех нулей.

В большинстве случаев роль выходного кода играет n -разрядный код 1 из n , у которого в любой момент времени отличен от нуля один бит. Таким образом, в коде 1 из 4 с высоким активным уровнем сигнала на выходах кодовые слова имеют вид: 0001, 0010, 0100 и 1000. При низком активном уровне сигнала на выходах кодовые слова имеют вид: 1110, 1101, 1011 и 0111.




Рис. 3.1. Схематическое изображение дешифратора

Формально устройство, называемое *шифратором*, ничем не отличается от дешифратора. У него имеется n входов и m выходов, однако, как правило, кодовая комбинация на выходе шифра-

тора имеет меньшее число разрядов, чем входная кодовая комбинация.

3.1.1. Полные дешифраторы

Одним из наиболее распространенных является дешифратор $m \times n$ или *полный дешифратор*. На вход такого дешифратора поступает m -разрядное двоичное кодовое слово, а на выходе возникает слово кода 1 из 2^m . Полный дешифратор применяется в том случае, когда необходимо иметь активный уровень сигнала только на одном из 2^m выходов, определяемом m -разрядным двоичным числом на входе.

Рассмотрим принцип построения полного дешифратора на примере $m = 3, n = 8$. Записывая связь между входными и выходными сигналами, как показано в табл. 3.1, видим, что каждый из выходных сигналов может быть получен с помощью схемы И, на входы которой подаются либо входные сигналы, либо их инверсии и сигнал разрешения. На рис. 3.2 представлен вариант полного дешифратора, реализованный согласно таблице истинности 3.1.

Т а б л и ц а 3.1

Таблица истинности для полного дешифратора 3×8

Входы				Выходы							
EN	X ₀	X ₁	X ₂	Y ₀	Y ₁	Y ₂	Y ₃	Y ₄	Y ₅	Y ₆	Y ₇
0	*	*	*	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0
1	1	0	0	0	1	0	0	0	0	0	0
1	0	1	0	0	0	1	0	0	0	0	0
1	1	1	0	0	0	0	1	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0	0
1	1	0	1	0	0	0	0	0	1	0	0
1	0	1	1	0	0	0	0	0	0	1	0
1	1	1	1	0	0	0	0	0	0	0	1

Связи между входными и выходными сигналами для полного дешифратора 3×8 имеют следующий вид:

$$\begin{aligned}
Y_0 &= \bar{X}_0 \cdot \bar{X}_1 \cdot \bar{X}_2 \cdot EN & Y_4 &= \bar{X}_0 \cdot \bar{X}_1 \cdot X_2 \cdot EN \\
Y_1 &= X_0 \cdot \bar{X}_1 \cdot \bar{X}_2 \cdot EN & Y_5 &= X_0 \cdot \bar{X}_1 \cdot X_2 \cdot EN \\
Y_2 &= \bar{X}_0 \cdot X_1 \cdot \bar{X}_2 \cdot EN & Y_6 &= \bar{X}_0 \cdot X_1 \cdot X_2 \cdot EN \\
Y_3 &= X_0 \cdot X_1 \cdot \bar{X}_2 \cdot EN & Y_7 &= X_0 \cdot X_1 \cdot X_2 \cdot EN
\end{aligned}$$




Рис. 3.2. Схема дешифратора 3×8

Входное кодовое слово $X_0 X_1 X_2$ можно представить как целое число из интервала от 0 до 7. Выходные кодовые слова $Y_0 Y_1 Y_2 Y_3 Y_4 Y_5 Y_6 Y_7$ формируются по следующему правилу: Y_i равно 1 только в том случае, когда входное кодовое слово является двоичным представлением числа i и входной сигнал разрешения EN равен 1. Если $EN = 0$, то на всех выходах устанавливается логический 0.

В таблице истинности полного дешифратора среди входных комбинаций фигурирует символ * *безразличного* значения. Если одно или большее число входных величин не влияет на значения выходных сигналов при любой комбинации сигналов на остальных входах, то такие входные сигналы в данной комбинации от-

мечаются символом *. Это правило позволяет значительно уменьшить число строк в таблице истинности и делает более ясной функцию, реализуемую данным устройством.

3.1.2. Неполные дешифраторы

Не всегда необходимо использовать все выходы дешифратора или даже декодировать все возможные входные комбинации. В том случае, когда $n < 2^m$, дешифратор называют неполным. Примером может служить *десятичный дешифратор*, или *двоично-десятичный дешифратор* 4×10 , который декодирует только первые десять входных двоичных комбинаций 0000...1001, формируя на выходе сигналы $Y_0, \dots, Y_9$. Выходы сигналов $Y_{10}, \dots, Y_{15}$ у такого дешифратора отсутствуют, а при наличии на входах кодовых комбинаций 1010 ... 1111 сигналы на имеющихся выходах могут принимать некоторые наперед заданные значения, например, нулевые.

3.1.3. Дешифратор для семисегментных индикаторов


Существуют и более сложные дешифраторы, у которых единичные значения могут появляться одновременно на нескольких выходах. Одним из таких дешифраторов является преобразователь двоично-десятичного кода в семисегментный код с четырьмя входами и семью выходами. Этот дешифратор применяется в устройствах индикации десятичных цифр с помощью семисегментного светового табло. На рис. 3.3 дано изображение семисегментного индикатора и таблица истинности дешифратора для такого индикатора. Пользуясь таблицей истинности, нетрудно составить принципиальную схему дешифратора.

Так, например, сигнал на выходе *a* связан с входными сигналами следующим соотношением:

$$a = \overline{x_3} \cdot \overline{x_2} \cdot \overline{x_1} \cdot x_0 + \overline{x_3} \cdot x_2 \cdot \overline{x_1} \cdot x_0 = \overline{x_3} \cdot \overline{x_1} \cdot (x_2 \oplus x_0).$$

Здесь символом $\oplus$ обозначена операция суммирования по модулю 2: $x_2 \oplus x_0 = \overline{x_2} \cdot x_0 + x_2 \cdot \overline{x_0}$ (см. подробнее в 3.3).

Аналогично записываются выражения для остальных шести выходов дешифратора.



Цифра	Двоично-десятичный вход				Выходы дешифратора						
	X ₃	X ₂	X ₁	X ₀	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

Рис. 3.3. Изображение семисегментного индикатора и таблица истинности дешифратора для такого индикатора

3.1.4. Шифраторы

Шифратор во многом напоминает дешифратор, однако у него код на выходе имеет меньшее число разрядов, чем код на входе. Простейшим является *двоичный шифратор*, или шифратор $2^n \times n$ (рис. 3.3а). Он реализует точно обратную функцию по отношению к полному дешифратору с кодом 1 из 2^n на входе и n -разрядным двоичным кодом на выходе. Соотношения для шифратора 8×3 с входными сигналами $X_0, \dots, X_7$ и выходными сигналами $Y_0, \dots, Y_2$ имеют вид

$$\begin{aligned}
 Y_0 &= X_1 + X_3 + X_5 + X_7, \\
 Y_1 &= X_2 + X_3 + X_6 + X_7, \\
 Y_2 &= X_4 + X_5 + X_6 + X_7.
 \end{aligned}
 \tag{3.1}$$

Принципиальная схема, реализующая приведенные выше соотношения, показана на рис. 3.3b. В общем случае шифратор $2^n \times n$ можно построить, воспользовавшись n схемами ИЛИ с 2^{n-1} входами каждый. Если j -й разряд в двоичном представлении числа i равен 1, то i -й разряд входного кода поступает на j -ю схему ИЛИ.




Рис. 3.3. Двоичный шифратор: а) условное обозначение; б) шифратор 8×3 на элементах ИЛИ

3.2.1. Приоритетные шифраторы

Выходные сигналы n -разрядного полного дешифратора, появляющиеся в любой момент времени только на одном из 2^n выходов, обычно используются для управления набором из 2^n устройств в тех случаях, когда активным является только одно устройство. Существуют и другие ситуации, когда имеется система с 2^n входами, наличие сигнала на каждом из которых указывает на требования обслуживания. Такая структура, показанная на рис. 3.4, часто применяется в микропроцессорных системах ввода/вывода, где входные сигналы являются сигналами требования прерывания.




Рис. 3.4. Система с 2^n запрашивающими устройствами и *шифратор запроса*, в любой момент времени показывающий номер входа, на котором сигнал запроса активен

В ситуации, когда надо наблюдать за входами и принимать решение, какое из подключенных к ним устройств требует в данный момент времени обслуживания, кажется естественным применение двоичного шифратора, приведенного на рис. 3.3. Однако

этот шифратор работает правильно только в том случае, если в любой момент времени запрос поступает не более чем от одного устройства. Если одновременно могут поступать запросы от нескольких устройств, то шифратор будет давать нежелательные результаты. Предположим, например, что на входах X_1 и X_2 шифратора 8×3 одновременно присутствует 1; тогда на выходе появится комбинация 011, соответствующая двоичному представлению числа 3.

При запросах от первого и второго устройств можно ожидать появления в двоичной записи числа 1 или 2, в то время как получено число 3. Простейший вариант решения указанной задачи состоит в присвоении каждому источнику запросов фиксированного приоритета. Например, группа из восьми запросов $R_7...R_0$ (R от английского *Request*) формируется так, что высший приоритет имеет источник номер семь, а далее приоритет уменьшается от номера к номеру. Самый младший приоритет у нулевого источника: он будет обслуживаться только при отсутствии всех других запросов. Если имеется одновременно несколько запросов, то обслуживается запрос с наибольшим номером. Приоритетный шифратор вырабатывает на выходе двоичный номер старшего запроса.

Схема, реализующая такой алгоритм, называется *приоритетным шифратором*.

Запишем логические выражения для выходных сигналов приоритетного шифратора. Предварительно введем восемь промежуточных переменных $Z_0, \dots, Z_7$ таких, что Z_i равно 1 только в том случае, когда X_i является входом с высшим приоритетом из числа тех, на которые поданы 1:

$$Z_7 = X_7$$

$$Z_6 = X_6 \cdot \bar{X}_7$$

$$Z_5 = X_5 \cdot \bar{X}_6 \cdot \bar{X}_7$$

$$Z_4 = X_4 \cdot \bar{X}_5 \cdot \bar{X}_6 \cdot \bar{X}_7$$

$$Z_3 = X_3 \cdot \bar{X}_4 \cdot \bar{X}_5 \cdot \bar{X}_6 \cdot \bar{X}_7$$

$$Z_2 = X_2 \cdot \bar{X}_3 \cdot \bar{X}_4 \cdot \bar{X}_5 \cdot \bar{X}_6 \cdot \bar{X}_7$$

$$Z_1 = X_1 \cdot \bar{X}_2 \cdot \bar{X}_3 \cdot \bar{X}_4 \cdot \bar{X}_5 \cdot \bar{X}_6 \cdot \bar{X}_7$$

$$Z_0 = X_0 \cdot \bar{X}_1 \cdot \bar{X}_2 \cdot \bar{X}_3 \cdot \bar{X}_4 \cdot \bar{X}_5 \cdot \bar{X}_6 \cdot \bar{X}_7.$$

Используя эти сигналы, составим соотношения для выходов Y_2 , Y_1 , Y_0 аналогичные тем, какие были составлены для простого двоичного шифратора (3.1):

$$\begin{aligned} Y_0 &= Z_1 + Z_3 + Z_5 + Z_7, \\ Y_1 &= Z_2 + Z_3 + Z_6 + Z_7, \\ Y_2 &= Z_4 + Z_5 + Z_6 + Z_7. \end{aligned} \quad (3.2)$$

Условное обозначение 8-входового приоритетного шифратора показано на рис. 3.5. Вход X_7 имеет высший приоритет. Если хотя бы на одном из входов присутствует сигнал, то на выходах Y_2 , Y_1 , Y_0 появляется число, соответствующее входному сигналу с наивысшим приоритетом. Когда сигнал не подан ни на один из входов, появляется сигнал ожидания на выходе $IDLE$.




Рис. 3.5. Условное обозначение типичного 8-входового приоритетного шифратора

При наличии сигнала только на одном входе приоритетный шифратор работает так же, как и двоичный. Поэтому в сериях элементов двоичный шифратор как самостоятельный элемент может отсутствовать. Режим его работы является частным случаем работы приоритетного шифратора.

3.2. Мультиплексоры

Во многих случаях возникает необходимость объединения двоичных данных, поступающих от m различных источников, в поток сигналов, следующих один за другим по одной шине данных. Эта задача решается с помощью схемы, называемой *мультиплексором*. Мультиплексор осуществляет передачу на выход данных, поступающих от одного из m источников. На рис. 3.6а изображены входы и выходы мультиплексора с m входами по n разрядов в каждом. Таким образом, имеются m источников n -разрядных данных и один n -разрядный выход. У типичных, выпускаемых серийно, мультиплексоров $m = 1, 2, 4, 8$ или 16 , а $n = 1, 2$ или 4 . Имеются k адресных входов (ADR), с помощью которых

выбирается один из m источников, поэтому $k = \lceil \log_2 m \rceil$. При наличии на входе разрешения EN активного уровня на выходах мультиплексора появляются данные i -го источника, где i равно числу, поданному на адресные входы; когда $EN = 0$, сигналы на всех выходах равны 0. В условном обозначении схемы мультиплексора часто используют сокращение *MUX*.

В качестве иллюстрации принципа работы мультиплексора на рис. 3.6b приведена схема, являющаяся его механическим эквивалентом. В отличие от механического переключателя, мультиплексор является однонаправленным устройством – информация передается только от входов к выходам.

Для сигналов на выходе мультиплексора можно записать логическое выражение:

$$Y_i = \sum_{j=0}^{m-1} EN \cdot M_j \cdot D_{ij}.$$

Переменная iY – это i -й выходной бит ($1 \leq i \leq n$), а переменная D_{ij} – i -й входной бит от j -го источника ($0 \leq j \leq m - 1$). $M_j = 1$, если j есть двоичная запись k -разрядного числа на входе ADR. Таким образом, когда на вход мультиплексора подан сигнал разрешения, а число на адресных входах равно j , сигнал на каждом выходе iY принимает значение D_{ij} соответствующего бита выбранного входа.




Рис. 3.6. Структура мультиплексора: а) входы и выходы; б) функциональный эквивалент

Мультиплексоры используются там, где двоичные данные от многих источников должны быть переданы адресату, например, в

компьютерах для связи между регистрами процессора и его арифметико-логическим устройством (АЛУ). Примером может служить 16-разрядный процессор ($n = 16$), у которого каждая команда имеет 3-разрядный адрес ($k = 3$), определяющий один из восьми используемых регистров ($m = 8$). Сигналы этого 3-разрядного адреса поступают на адресные входы 8-входового 16-разрядного мультиплексора. Входы данных мультиплексора связаны с восемью регистрами, а данные с его выходов поступают в АЛУ для выполнения команды, использующей содержимое выбранного регистра.

3.2.1. Мультиплексоры в интегральном исполнении

Формально можно построить мультиплексор, имеющий любое число входов, однако серийно выпускаемые в виде ИС средней степени интеграции мультиплексоры обычно ограничены числом выводов у корпусов ИС. Например, показанная на рис. 3.7 схема мультиплексора 74×151 , размещенная в корпусе с 16 выводами, осуществляет выбор сигнала, присутствующего на одном из восьми 1-разрядных входов.

Входы адреса обозначены буквами С, В и А, где С является старшим разрядом. Сигнал на входе разрешения $\overline{EN}$ имеет низкий активный уровень; у схемы есть выходы как с высоким активным уровнем сигнала Y , так и с низким активным уровнем сигнала $\overline{Y}$.

Таблица истинности мультиплексора приведена в табл. 3.2. Здесь использована расширенная система обозначений для таблиц истинности. В предыдущих таблицах истинности каждой входной комбинации соответствовал сигнал на выходе, равный 0 или 1. Здесь среди сигналов, входящих в раздел «Входы», отсутствуют сигналы $D_0 \dots D_7$. Сигнал на каждом выходе задан как 0 или 1 либо как повторение или отрицание сигналов на входах D_i (например, D_0 или $\overline{D_0}$). При такой системе обозначений на восемь столбцов и восемь строк сокращаются размеры таблицы, а логическая функция представляется нагляднее, чем в случае, если бы таблица была полной.




Рис. 3.7. 8-входовой 1-разрядный мультиплексор: а) принципиальная схема; б) традиционное условное обозначение с цоколевкой для стандартного корпуса с 16 выводами

Таблица 3.2

Таблица истинности 8-входового 1-разрядного мультиплексора

Входы				Выходы	
$\overline{EN}$	C	B	A	Y	$\bar{Y}$
1	*	*	*	0	1
0	0	0	0	D ₀	$\overline{D_0}$
0	0	0	1	D ₁	$\overline{D_1}$
0	0	1	0	D ₂	$\overline{D_2}$
0	0	1	1	D ₃	$\overline{D_3}$
0	1	0	0	D ₄	$\overline{D_4}$
0	1	0	1	D ₅	$\overline{D_5}$
0	1	1	0	D ₆	$\overline{D_6}$
0	1	1	1	D ₇	$\overline{D_7}$

3.3. Логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ

3.3.1. ИСКЛЮЧАЮЩЕЕ ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ

Логический элемент *ИСКЛЮЧАЮЩЕЕ ИЛИ* (*XOR*) представляет собой 2-входовую схему, у которой выходной сигнал равен 1 лишь в том случае, когда 1 присутствует только на одном из его входов. Возможно и другое определение: на выходе схемы *ИСКЛЮЧАЮЩЕЕ ИЛИ* появляется 1, если сигналы на его входах различны. Сигнал на выходе схемы *ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ* (*XNOR*) имеет противоположное значение: он равен 1, если сигналы на входах схемы одинаковы. Таблица истинности для этих функций приведена в табл. 3.3. Операцию *ИСКЛЮЧАЮЩЕЕ ИЛИ* иногда обозначают символом $\oplus$, то есть

$$X \oplus Y = \bar{X} \cdot Y + X \cdot \bar{Y}.$$

Таблица 3.3

Таблица истинности для функций *ИСКЛЮЧАЮЩЕЕ ИЛИ*
и *ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ*

X	Y	$X \oplus Y$ (XOR)	$\overline{X \oplus Y}$ (XNOR)
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

Логическая схема *ИСКЛЮЧАЮЩЕЕ ИЛИ* не является основной функцией двоичной алгебры, тем не менее дискретные схемы, реализующие функцию *ИСКЛЮЧАЮЩЕЕ ИЛИ*, широко применяются на практике. В используемых семействах логических схем нельзя непосредственно реализовать функцию *ИСКЛЮЧАЮЩЕЕ ИЛИ*, поэтому применяются схемы, состоящие из нескольких логических элементов, как показано на рис. 3.8.

Условные обозначения схем, реализующих функции *ИСКЛЮЧАЮЩЕЕ ИЛИ* и *ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ*, даны на рис. 3.9. Для каждой схемы возможны четыре варианта условных обозначений, вытекающих из простого правила: инвертирование любых двух сигналов (обоих входных сигналов или одного входного и выход-

ного) у схем ИСКЛЮЧАЮЩЕЕ ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ не изменяет результирующей логической функции.




Рис. 3.8. Варианты реализации 2-входовой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ с помощью нескольких схем: а) на основе структур И–ИЛИ; б) трехуровневый вариант на основе схем И–НЕ

При проектировании логических схем выбирается такое условное обозначение, которое является наиболее наглядным с точки зрения выполняемой логической функции.




Рис. 3.9. Условные обозначения: а) схемы ИСКЛЮЧАЮЩЕЕ ИЛИ; б) схемы ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ

Схема ИСКЛЮЧАЮЩЕЕ ИЛИ имеет и другое название – *сумматор по модулю 2*. Эти логические элементы применяются для построения схем проверки на четность, полных сумматоров и в генераторах псевдослучайных последовательностей, которые рассмотрены ниже.

3.3.2. Схемы проверки на четность

При последовательном включении n схем ИСКЛЮЧАЮЩЕЕ ИЛИ, как показано на рис. 3.10а, получится схема ИСКЛЮЧАЮЩЕЕ ИЛИ с $n + 1$ входами и одним выходом. Такая структура называется *схемой проверки на нечетность*, потому что сигнал на ее выходе равен 1, только в том случае, когда единицы присутствуют на нечетном числе входов. Недостатком этой схемы явля-

ется большая задержка появления достоверного результата на выходе, в худшем случае равная $n \cdot t_p$, где t_p – задержка, вносимая одной схемой ИСКЛЮЧАЮЩЕЕ ИЛИ.

Схема, приведенная на рис. 3.10б, также осуществляет проверку на нечетность, но задержка появления достоверного результата у нее существенно меньше, поскольку в ней сумматоры по модулю 2 образуют древовидную структуру. При инвертировании выхода у представленных схем получим *схему проверки на четность*, у которой выходной сигнал равен 1, если единицы имеются на четном числе входов.




Рис. 3.10. Каскадное включение сумматоров по модулю 2:
а) последовательная структура; б) древовидная структура

3.4. Ключи на КМОП-транзисторах

Параллельное соединение двух транзисторов с p - и n -каналами, как показано на рис. 3.11, образует схему *ключа* (*transmission gate*).




Рис. 3.11. КМОП-ключ

Для нормальной работы ключа необходимо, чтобы управляющие входные сигналы EN и $\overline{EN}$ всегда имели противоположные логические уровни. При наличии на входе EN высокого уровня, а на входе $\overline{EN}$ – низкого уровня открыты оба транзистора и сопротивление между точками X и Y мало (порядка 2–5 Ом). Если на вход EN подан сигнал низкого уровня, а на входе $\overline{EN}$ – высокого уровня, то оба транзистора закрыты и точки X и Y разъединены.

Когда ключ замкнут, задержка между моментом изменения сигнала на входе X и моментом его изменения на выходе Y (или в обратном направлении) очень мала. Благодаря малым задержкам и простой структуре такие ключи часто используются в составе КМОП-схем большой степени интеграции.

В качестве примера использования ключей на рис. 3.12 показана схема 2-входового мультиплексора.




Рис. 3.12. Двухвходовой мультиплексор с КМОП-ключами

Если на входе S имеется сигнал низкого уровня, то замкнут верхний ключ и выход Z соединен с входом X ; при наличии на входе S высокого уровня с выходом Z соединен вход Y . Мультиплексорам, использующим ключи, требуется несколько наносекунд для образования пути от входа до выхода после изменения сигнала на входе S . Однако после того как путь установлен, задержка распространения сигнала от входа до выхода не превосходит 0.1 – 0.2 нс. Если в рассматриваемой схеме считать Z входом, а точки X и Y выходами, то получаем демультиплексор.

Применение ключей позволяет значительно сократить количество транзисторов, необходимых для реализации той или иной схемы. Например, в представленной на рис. 3.12 схеме мульти-

плектора использовано 6 транзисторов. Если воспользоваться стандартными логическими схемами ИЛИ-НЕ или И-НЕ, то потребуется не менее 14 транзисторов.

3.5. Временные соотношения в схемах

Для возникновения на выходе реальной схемы изменений, связанных с входным воздействием, требуется конечное время. Многие современные схемы могут иметь очень малое время реакции, и системы, построенные на их основе, настолько быстры, что существенной становится даже задержка распространения сигнала от выхода одного логического элемента до входа другого в пределах платы или корпуса микросхемы.

Большинство цифровых систем представляет собой последовательное включение схем, работа которых синхронизируется периодическим сигналом, частота которого ограничена максимальным временем, которое требуется для завершения всех операций в системе в течение одного периода синхросигнала. Таким образом, чтобы быстродействующие схемы надежно работали при всех условиях, необходимо четко представлять себе временные соотношения между сигналами.

3.5.1. Временные диаграммы

Временная диаграмма является наглядным представлением характера изменения сигналов в цифровой схеме в зависимости от времени. Справочные данные, сопровождающие любую относительно сложную цифровую систему, включают в себя временные диаграммы функционирования этой системы. Они используются как для объяснения временных соотношений между сигналами в пределах данной системы, так и для того, чтобы определить временные требования к внешним сигналам, которые поступают в систему.

В качестве примера на рис. 3.13а изображена блок-схема некоторого комбинационного устройства с двумя входами и двумя выходами. На рис. 3.13б показана задержка выходных сигналов относительно момента появления входного сигнала X в предположении, что входной сигнал EN к этому моменту времени имеет активный уровень. Переходы сигналов изображены в виде

наклонных линий, напоминая о том, что в реальных схемах изменения сигналов не происходят мгновенно.




Рис. 3.13. Пример временных диаграмм для комбинационной схемы: а) условное изображение устройства; б) взаимосвязь между сигналами и задержки распространения; в) минимальные и максимальные задержки

Иногда, особенно в случае сложных временных диаграмм, стрелками (как показано на рис. 3.13б) отражают связи, показывающие, изменение какого входного сигнала вызывает изменение того или иного выходного сигнала. Наиболее важной информацией, получаемой из временных диаграмм, является величина *задержки* между переходами в сигналах.

Вследствие различных путей прохождения сигнала в схеме, задержки могут иметь различные значения. На рис. 3.13б, например, показано, что задержка между сигналами X и READY меньше, чем задержка между сигналами X и DATA. Различной может быть задержка между входным сигналом EN и выходными сигналами, и это можно было бы наблюдать на другой временной диаграмме. Кроме того, задержки при прохождении сигнала по некоторому пути могут различаться в зависимости от того, в каком направлении изменяется сигнал на выходе: от низкого уровня до высокого или от высокого уровня до низкого.

В реальной схеме задержка обычно измеряется между средними точками переходов в сигналах, как показано на временных диаграммах. Одна единственная временная диаграмма может содержать много различной информации о задержках. Каждая за-

держка имеет свое обозначение; на нашем рисунке это t_{RDY} и t_{DAT} . В сложных временных диаграммах задержки обычно нумеруются для облегчения ссылки на них (например, t_1 , t_2 , ..., t_{32}). Во всех случаях временная диаграмма сопровождается *таблицей временных параметров*, в которой указываются величины каждой задержки и условия, при которых получается эта задержка.

Величина задержки в реальных цифровых компонентах, как правило, сильно зависит от напряжения питания, температуры и различных производственных факторов. Поэтому в таблице временных параметров указывается диапазон значений, определяющий *минимальное*, *типичное* и *максимальное* значения для каждой задержки. Наличие некоторого диапазона возможных значений задержки иногда отражается на временной диаграмме, как показано на рис. 3.13с, где переходы происходят не в строго фиксированные моменты времени, а в некотором диапазоне от $t_{\min}$ до $t_{\max}$.

Далеко не всегда на временной диаграмме требуется изображать, как именно меняется значение сигнала в конкретный момент времени: от 1 до 0 или от 0 до 1; достаточно бывает показать, что происходит переход. Примером (рис. 3.14) может служить сигнал, несущий информацию о бите данных: значение бита изменяется в зависимости от внешних обстоятельств, но, независимо от его значения, бит передается, сохраняется или обрабатывается в момент времени, определяемый управляющим сигналом WRITE. Временная диаграмма на рис. 3.14а поясняет эту идею. Предположим, что входной сигнал данных DATAIN имеет установившееся значение, равное 0 или 1, а его переходы происходят только в определенные моменты времени. Понятие о нестрого фиксированной величине задержки применимо к выходным сигналам данных DATAOUT, как показано на рисунке.

Довольно часто в цифровых системах обработка группы сигналов данных в шине производится идентичными схемами. В этом случае все сигналы в шине имеют одни и те же временные параметры и могут быть представлены одной временной диаграммой и соответствующими записями в таблице временных параметров. Если известно, что сигналы в шине в течение определенного времени имеют постоянные значения, то иногда это отображают на временной диаграмме двоичными, восьмеричными или шестнадцатеричными числами, как показано на рис. 3.15b.




Рис. 3.14. Временные диаграммы сигналов: а) фиксированные и нестрого фиксированные моменты переходов; б) последовательность значений сигналов на 8-разрядной шине

3.5.2. Задержка распространения

Ранее *задержка распространения* сигнала была формально определена как время, необходимое для того, чтобы изменение сигнала во входной цепи привело к изменению сигнала на выходе. В комбинационной схеме, имеющей несколько входов и выходов, существуют различные пути прохождения сигнала, и задержки распространения по каждому пути могут быть различными. Более того, задержка распространения при изменении выходного сигнала от низкого уровня до высокого (t_{PLH}) может отличаться от задержки, когда этот сигнал изменяется от высокого уровня до низкого (t_{PHL}).

В справочных данных комбинационных ИС обычно указывают все эти задержки распространения или, по крайней мере, задержки, которые могут представлять интерес в типичных приложениях. При объединении различных ИС в большой системе для анализа временных соотношений в схеме используются индивидуальные характеристики отдельных микросхем. Задержка распространения сигнала при прохождении через все логические элементы схемы равна сумме задержек, вносимых отдельными элементами.

3.5.3. Временные параметры

Временные параметры устройства характеризуются минимальным, типичным и максимальным значениями для каждой задержки распространения и для каждого направления изменения сигнала.

Максимальная задержка. Этот параметр является одним из наиболее часто используемых, так как задержка распространения ни при каких условиях не может превышать максимального значения.

Типичная задержка. Это один из параметров, чаще всего используемых разработчиками, которые не задумываются о том, как будет вести себя устройство в реальных условиях, когда возможны изменения окружающей температуры, напряжения питания и т. д. Типичная задержка – это величина, которая характеризует устройство, работающее при почти идеальных условиях.

Минимальная задержка. Это наименьшее значение задержки распространения, которое может быть получено при некоторых благоприятных условиях. Работа большинства правильно построенных схем не зависит от этого параметра, то есть они будут нормально работать, даже если задержка нулевая.

У схем малой степени интеграции задержка распространения от любого входа до выхода одна и та же. В случае ТТЛ-схем задержки, как правило, различны при изменении сигнала от низкого уровня до высокого и от высокого уровня до низкого (t_{pLH} и t_{pHL}), а у КМОП-схем эти различия обычно незначительны. КМОП-схемы имеют более симметричные выходные характеристики, поэтому можно не обращать внимание на небольшое различие между этими двумя случаями.

Если минимальная задержка ИС не указана, то целесообразно принять ее равной нулю. Некоторые схемы не будут работать, если задержка распространения фактически стремится к нулю, но затраты на изменения в схеме, обеспечивающие ее работоспособность при нулевой задержке, могут оказаться непомерно высокими, тем более что такой случай, как предполагается, никогда не произойдет. Чтобы получить устройство, которое при разумных условиях всегда будет работать, разработчики часто принимают величину минимальной задержки ИС равной четверти или трети заявленного типичного значения задержки.

3.5.4. Временной анализ

Точный анализ временных соотношений в устройстве, содержащем большое число интегральных схем, приходится проводить с учетом его поведения до мельчайших подробностей. Когда, например, инвертирующие схемы (И-НЕ, ИЛИ-НЕ и т.д.) включаются последовательно, переход сигнала с низкого уровня на высокий на выходе одной из схем вызовет изменение сигнала от высокого уровня до низкого на выходе следующей схемы, так что средняя задержка оказывается между величинами $t_{p\text{ЛН}}$ и $t_{p\text{НЛ}}$. С другой стороны, при последовательном включении неинвертирующих схем (И, ИЛИ и т.д.) переключение вызывает изменение сигналов на всех выходах в одном и том же направлении, так что различие между значениями $t_{p\text{ЛН}}$ и $t_{p\text{НЛ}}$ увеличивается.

Анализ усложняется, если задержка определяется устройствами средней степени интеграции, или в том случае, когда от данного входа до выхода имеется много путей распространения сигнала. Таким образом, в больших схемах анализ задержки прохождения сигнала по всем возможным путям при различных изменениях сигналов может быть очень сложным.

Для упрощения анализа в наихудшем случае часто используют единственный параметр – *задержку для наихудшего случая*, которая равна наибольшему из значений $t_{p\text{ЛН}}$ и $t_{p\text{НЛ}}$. В этом случае задержка вычисляется как сумма задержек, вносимых отдельными компонентами в наихудшем случае, независимо от направления переключения и других условий работы схемы. Это может дать чрезмерно завышенную оценку полной задержки, вносимой схемой, но сокращает время разработки и гарантирует работоспособность изделия.

3.5.5. Гонки в комбинационных устройствах

Если комбинационная схема выполнена на базе идеальных, т.е. безынерционных, элементов, состояние выходов однозначно определяется состоянием входов в тот же момент времени. Однако инерционность элементов и наличие различных факторов, приводящих к задержке распространения сигнала, приводят к тому, что сигналы на выходе комбинационной схемы, соответствующие их новым значениям, появляются не сразу, а с некоторой задерж-

кой. При этом в переходный период возможно появление на выходах устройства некоторых промежуточных значений сигналов, не соответствующих заданному конечному состоянию устройства. Такое явление получило название *состязаний* или *гонок*. Обычно вырабатываемые комбинационной схемой промежуточные значения сигналов представляют собой импульсы очень малой длительности, являющиеся помехой для всей цифровой системы. Они могут вызывать непредусмотренное срабатывание схем, реагирующих даже на кратковременное изменение входных сигналов, таких как триггеры, счетчики, и осуществлять нежелательные записи в регистры.

Рассмотрим в качестве примера фрагмент комбинационной схемы (рис. 3.15), где может наблюдаться явление гонок. Для наглядности логические элементы ЛЭ представлены в виде инверторов, хотя рассматриваемые процессы существуют в любых логических схемах.

На рис. 3.16 приведены временные диаграммы состояний различных цепей в идеальном и реальном случаях. Время задержки импульсов в цепях определяется средним временем задержки распространения сигнала всеми элементами этой цепи. Момент появления импульса помехи определяется соотношением числа инвертирующих и неинвертирующих элементов в конкурирующих цепях фрагмента комбинационной схемы.




Рис. 3.15. Фрагмент комбинационной схемы, иллюстрирующий возможность появления гонок

Как следует из рис. 3.16а, в том случае, когда элементы схемы идеальные, т. е. безынерционные (что на практике не достижимо), на выходе комбинационной схемы сигнал помехи отсутствует. Однако в реальных схемах всегда имеет место явление гонок и

необходимо создавать такие схемы, в которых это явление устранено.




Рис. 3.16. Временные диаграммы, поясняющие процесс возникновения гонок: а) идеальный случай; б, в) логические элементы имеют задержку

Одним из наиболее эффективных методов борьбы с гонками является применение синхронных устройств. *Синхронным устройством* называют такую систему, в которой все сигналы изменяют свои значения только в моменты времени, определяемые специальными сигналами CLK тактового генератора. Интервалы времени между тактовыми сигналами являются постоянными и выбираются так, чтобы за это время закончились переходные процессы, связанные с изменением всех сигналов. Выходные сигналы считываются только во время активного уровня тактовых сигналов, когда система уже перешла в новое состояние.

Пример реализации синхронного комбинационного устройства приведен на рис. 3.17.




Рис. 3.17. Фрагмент синхронной комбинационной схемы с тактированием выходного сигнала сигналом CLK

На рис. 3.18 приведены временные диаграммы состояний различных цепей синхронной комбинационной схемы.




Рис. 3.18. Временные диаграммы, поясняющие работу синхронной комбинационной схемы


3.6. Контрольные вопросы и задачи

1. Определите максимальную задержку сигнала от любого входа до выхода в мультиплексоре, схема которого приведена на рис. 3.7, если $t_{pHL} = t_{pLH}$.
2. Используя схемы И-НЕ, постройте дешифратор, работающий согласно приведенной таблице истинности. Минимизируйте число используемых схем.


A2	A1	A0	Y
0	0	*	X0
0	*	0	X1
0	1	*	X2
0	*	1	X3
1	0	*	X4
1	*	0	X5
1	1	*	X6
1	*	1	X7

3. Составьте схему шифратора 10×4 , на входы которого поступают сигналы кода «1 из 10», а выходные сигналы являются словами двоично-десятичного кода.


4. Запишите таблицу истинности и нарисуйте схему, состоящую из логических элементов, реализующую ту же логическую функцию, что и изображенная схема.




5. Какая логическая функция реализуется приведенной схемой? Сравните число транзисторов, которое необходимо для реализации найденной логической функции при использовании логических элементов И-НЕ.



6. Составьте таблицу истинности 4-входового мультиплексора и нарисуйте схему на схемах И-НЕ.



7. Изобразите сигнал на выходе F, считая задержку распространения в каждом инверторе равной t_p . Какую функцию выполняет схема?




8. Какой дешифратор быстрее: с высоким активным уровнем выходных сигналов или с низким?

9. Какие символы изображаются на 7-сегментном индикаторе при двоичных комбинациях на входах от 1010 до 1111?

10. Составить из вентилей И-НЕ схему, реализующую следующую таблицу истинности:

X0	X1	X2	X3	X4	X5	X6	X7	Y0	Y1	Y2
1	0	0	0	0	0	0	0	0	0	0
*	1	0	0	0	0	0	0	1	0	0
*	*	1	0	0	0	0	0	0	1	0
*	*	*	1	0	0	0	0	1	1	0
*	*	*	*	1	0	0	0	0	0	1
*	*	*	*	*	1	0	0	1	0	1
*	*	*	*	*	*	1	0	0	1	1
*	*	*	*	*	*	*	1	1	1	1

11. Используя мультиплексор и инвертор, составьте схему, на выходе Y которой появляется 1 в том случае, когда на входах A0, A1, A2, A3, A4 имеются три или более единицы.



12. Составьте таблицу истинности демультиплексора, имеющего 6 выходов. Нарисуйте его схему, используя вентили И-НЕ.

ГЛАВА 4. ЭЛЕМЕНТЫ АРИФМЕТИКО-ЛОГИЧЕСКИХ УСТРОЙСТВ

4.1. Компараторы

Компараторами называют устройства, определяющие соотношения между двумя словами (числами). Основными соотношениями, через которые можно выразить остальные, можно считать два – *равно* и *больше*. Сравнение двух двоичных слов с целью обнаружения их совпадения является широко используемой операцией в компьютерных системах и устройствах сопряжения. Некоторые компараторы интерпретируют входные слова как числа со знаком или без знака и выдают арифметическое соотношение между числами (больше или меньше). Эти устройства часто называются *компараторами значений*.

Схемы ИСКЛЮЧАЮЩЕЕ ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ можно считать 1-разрядными компараторами. На рис. 4.1а схема ИСКЛЮЧАЮЩЕЕ ИЛИ представлена как 1-разрядный компаратор. На выходе *Несовпадение* появляется сигнал высокого уровня в том случае, если сигналы на входах A_0 и B_0 различны.




Рис. 4.1. Компараторы на основе схем ИСКЛЮЧАЮЩЕЕ ИЛИ:

а) 1-разрядный компаратор; б) 4-разрядный компаратор

Объединяя схемами ИЛИ-НЕ и И-НЕ выходы четырех схем ИСКЛЮЧАЮЩЕЕ ИЛИ, можно получить 4-разрядный компаратор, как показано на рис. 4.1б. Сигнал на выходе *Несовпадение* появляется в том случае, когда хотя бы в одном разряде значения входных сигналов различны.

Компараторы выпускаются в виде интегральных микросхем. На рис. 4.2 дано условное обозначение 4-разрядной ИС компаратора, а его принципиальная схема показана на рис. 4.3.




Рис. 4.2. Условное обозначение 4-разрядного компаратора




Рис. 4.3. Принципиальная схема 4-разрядного компаратора

В верхней части схемы проверяется равенство двух 4-разрядных входных слов. Сигнал появляется на выходе каждой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, если не совпадают сигналы на его входах, а уровень сигнала на выходе AEQB становится активным, если попарно равны сигналы во всех четырех разрядах чисел, поданных на входы. В нижней части схемы входные слова сравниваются арифметически, и вырабатывается сигнал на выходе BGTA, если $A(3-0) < B(3-0)$.

4.2. Сумматоры

Сумматором называют комбинационную схему, выполняющую арифметическое сложение и вычитание чисел. Сумматоры составляют ядро схем арифметико-логических устройств (АЛУ), являющихся неперменной частью всех процессоров. Одни и те же правила сложения справедливы для чисел без знака и для чисел, представленных в дополнительном двоичном коде; поэтому в обоих случаях используются одни и те же сумматоры. Сумматор может выполнять вычитание путем сложения уменьшаемого и дополнения к вычитаемому, то есть инвертированного вычитаемого.

4.2.1. Полусумматоры и полные сумматоры

Полусумматором называется комбинационная схема, выполняющая операцию сложения двух 1-разрядных операндов X и Y , образуя при этом 2-разрядную сумму. Сумма может принимать значения от 0 до 2 и для своего представления требует два бита. Младший бит суммы называют полусуммой HS , а старший бит – переносом CO (в старший разряд). Для величин HS и CO можно записать следующие соотношения:

$$\begin{aligned} HS &= X \oplus Y = X\bar{Y} + \bar{X}Y, \\ CO &= XY. \end{aligned}$$

Чтобы сложить операнды с большим числом двоичных разрядов, необходимо учитывать перенос между разрядами. Схема, применяемая для выполнения этой операции, называется *полным сумматором*. Помимо входов для битов слагаемых X и Y , у полного сумматора есть вход для бита переноса CIN . Сумма трех входных битов может принимать значения от 0 до 3; для ее представления по-прежнему достаточно двух выходных битов S и $COUT$, значения которых определяются следующими соотношениями:

$$\begin{aligned} S &= X \oplus Y \oplus CIN = X \cdot \bar{Y} \cdot \bar{CIN} + \bar{X} \cdot Y \cdot \bar{CIN} + \bar{X} \cdot \bar{Y} \cdot CIN + X \cdot Y \cdot CIN, \\ COUT &= X \cdot Y + X \cdot CIN + Y \cdot CIN. \end{aligned}$$

Здесь $S = 1$, если на нечетном числе входов присутствуют единицы, а $COUT = 1$, если единицы имеются на двух или боль-

шем числе входов. Эти соотношения определяются таблицей двоичного сложения.

Один из вариантов схемы полного сумматора приведен на рис. 4.4а. Условное обозначение полного сумматора дано на рис. 4.4б. Иногда для более компактного изображения схем с последовательно включенными полными сумматорами их обозначают так, как показано на рис. 4.4с.




Рис. 4.4. Полный сумматор: а) принципиальная схема; б) условное обозначение; с) другое условное обозначение, удобное для изображения последовательного включения

4.2.2. Сумматоры со сквозным (последовательным) переносом

Простейшим сумматором двух n -разрядных двоичных чисел может служить *сумматор со сквозным (последовательным) переносом*, состоящий из n последовательно включенных полных сумматоров. Схема 4-разрядного сумматора со сквозным переносом показана на рис. 4.5.




Рис. 4.5. 4-разрядный сумматор со сквозным переносом

На входе переноса младшего разряда (c_0) обычно устанавливается 0, а выход переноса каждого из полных сумматоров соединен с входом переноса полного сумматора в следующем разряде.

Сумматор со сквозным переносом обладает малым быстродействием, поскольку в худшем случае сигнал переноса должен распространиться от младшего полного сумматора до старшего. Такая ситуация наблюдается, например, если одно из слагаемых равно 11 ... 11, а другое – 00 ... 01. Если все биты слагаемых поступают на входы одновременно, то полная задержка в худшем случае равна

$$t_{ADD} = t_{XYCOUT} + (n - 2) \cdot t_{CINCOUT} + t_{CINS},$$

где t_{XYCOUT} – задержка от входов X или Y до выхода COUT в сумматоре младшего разряда, $t_{CINCOUT}$ – задержка от входа CIN до выхода COUT в сумматорах средних разрядов, а t_{CINS} – задержка от входа CIN до выхода S в сумматоре старшего разряда.

4.2.3. Сумматоры с ускоренным (параллельным) переносом

Сумматоры с ускоренным переносом не используют последовательное распространение переноса от младших разрядов к старшим. Сигналы переноса для каждого разряда формируются специальными схемами, на входы которых поступают все переменные, необходимые для выработки сигнала переноса.

Логическое соотношение для суммы i -го разряда двоичного сумматора выглядит так: $S_i = X_i \oplus Y_i \oplus C_i$.

Сложнее представить C_i через $X_0 \dots X_{i-1}$, $Y_0 \dots Y_{i-1}$ и C_0 ; реальные сложности возникают в связи с ростом числа схем ИСКЛЮЧАЮЩЕЕ ИЛИ. Однако если мы хотим предотвратить увеличение числа этих схем, то можно, по крайней мере, упростить логику формирования C_i , используя идеи *ускоренного переноса*.

На рис. 4.6 продемонстрирована основная идея построения сумматора с ускоренным переносом. В блоке, названном *схема ускоренного переноса*, значение C_i вычисляется по правилам, предусматривающим небольшое, фиксированное число логических уровней (последовательно включенных логических схем) при любом разумном значении i .




Рис. 4.6. Структура одного каскада сумматора с ускоренным переносом

Для схемы ускоренного переноса вводятся два вспомогательных сигнала:

1. *Сигнал генерации переноса g_i* , который формируется в случае, если в этом разряде вырабатывается 1 на выходе переноса ($C_{i+1} = 1$) независимо от значений входных сигналов $X_0 \dots X_{i-1}$, $Y_0 \dots Y_{i-1}$ и C_0 .

2. *Сигнал передачи переноса p_i* , формируемый при наличии 1 хотя бы на одном из входов X_i или Y_i . Этот сигнал используется для получения 1 на выходе переноса ($C_{i+1} = 1$) в присутствии 1 на входе переноса данного каскада ($C_i = 1$).

В соответствии с этими определениями логические равенства для сигнала генерации переноса g_i и сигнала передачи переноса p_i в каждом разряде сумматора с ускоренным переносом можно записать в следующем виде:

$$\begin{aligned} g_i &= X_i \cdot Y_i, \\ p_i &= X_i + Y_i. \end{aligned}$$

Записанные соотношения говорят о том, что на выходе i -го разряда всегда генерируется сигнал переноса, если оба бита слагаемых равны 1, и передается перенос предыдущего разряда, если хотя бы один из битов слагаемых равен 1. Теперь сигнал на выходе переноса можно выразить через сигналы генерации и передачи переноса:

$$C_{i+1} = g_i + p_i C_i.$$

Чтобы исключить сквозной перенос, мы для каждого разряда рекурсивно находим значения C_i и, представляя результат в дизъ-

юнктивной нормальной форме, получаем выражения в виде двух-уровневых функций И-ИЛИ. Используя этот метод, можно найти следующие выражения для сигналов переноса первых четырех каскадов сумматора:

$$\begin{aligned}
 C_1 &= g_0 + p_0 C_0; \\
 C_2 &= g_1 + p_1 C_1 = \\
 &= g_1 + p_1 (g_0 + p_0 C_0) = \\
 &= g_1 + p_1 g_0 + p_1 p_0 C_0; \\
 C_3 &= g_2 + p_2 C_2 = \\
 &= g_2 + p_2 (g_1 + p_1 g_0 + p_1 p_0 C_0) = \\
 &= g_2 + p_2 g_1 + p_2 p_1 g_0 + p_2 p_1 p_0 C_0; \\
 C_4 &= g_3 + p_3 C_3 = \\
 &= g_3 + p_3 (g_2 + p_2 g_1 + p_2 p_1 g_0 + p_2 p_1 p_0 C_0) = \\
 &= g_3 + p_3 g_2 + p_3 p_2 g_1 + p_3 p_2 p_1 g_0 + p_3 p_2 p_1 p_0 C_0.
 \end{aligned}$$

Из полученных выражений следует, что задержка формирования сигнала переноса в любом разряде определяется суммой задержек трех логических элементов: первый элемент, вносящий задержку, связан с образованием сигналов генерации g_i и передачи переноса p_i , а два других – с образованием суммы произведений. В блоках ускоренного переноса каждого разряда (рис. 4.6) *сумматора с ускоренным переносом* используются трехуровневые выражения типа приведенных выше. Выходной сигнал суммы в каждом разряде формируется путем комбинации бита переноса с битами двух слагаемых данного разряда, как показано на рисунке.

Несмотря на то, что полученные выражения достаточно сложные, время формирования сигнала переноса в любом разряде с помощью вспомогательных функций определяется только временем задержки распространения сигнала на трех элементах. Эти функции реализуются специальным комбинационным устройством – схемой ускоренного переноса.

Схема 4-разрядного сумматора с ускоренным переносом приведена на рис. 4.7.




Рис. 4.7. Схема 4-разрядного сумматора с ускоренным переносом

На рис. 4.8 изображена схема устройства ускоренного переноса для 4-разрядного сумматора. Видно, что сложность схемы растет с ростом числа разрядов, однако задержка формирования сигналов переноса остается неизменной.




Рис. 4.8. Схема ускоренного переноса для 4-разрядного сумматора

4.3. Контрольные вопросы и задачи

1. Составьте схему сравнения 4-разрядных чисел используя логические элементы И-НЕ.
2. Составьте схему полного сумматора используя логические элементы И-НЕ.
3. Во сколько раз n -разрядный сумматор с последовательным переносом медленнее n -разрядного сумматора с ускоренным переносом?
4. Составьте схему 4-разрядного сумматора с ускоренным переносом.

ГЛАВА 5. ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ

Схема, выходные сигналы которой зависят не только от текущих значений входных сигналов, но и от последовательности значений входных сигналов в прошлом, называется *последовательностной схемой* или *схемой с памятью*.

Трудно, а иногда и невозможно, описать поведение последовательностной схемы таблицей истинности, в которой выходные сигналы перечисляются как функции последовательности входных сигналов, принятой к настоящему моменту времени. Чтобы знать, в каком состоянии окажется схема в следующий момент времени, нужно знать, в каком состоянии она находится в настоящий момент. Поведение такой схемы можно описать *таблицей состояний*, которая определяет сигнал на ее выходе и следующее ее состояние в зависимости от текущего состояния и значений сигналов на входах. Текущее состояние зависит от предшествующих входных сигналов. Эта зависимость может простираться далеко назад.

Состоянием последовательностной схемы называется совокупность *переменных состояния*, чьи значения в любой фиксированный момент времени содержат достаточную информацию о прошлом, необходимую для того, чтобы описать поведение схемы в будущем.

У цифровой схемы переменные состояния принимают два значения, соответствующие логическим сигналам в этой схеме. Схема с n двоичными переменными состояниями может находиться в одном из 2^n состояний. Как бы велико ни было число 2^n , оно всегда конечно, поэтому последовательностные схемы называют *конечными автоматами*.

Как правило, в последовательностных схемах изменение состояния происходит в моменты времени, задаваемые *тактовым сигналом (clock)*. На рис. 5.1 приведены временные диаграммы и используемые обозначения для тактовых сигналов. Обычно считается, что активным у тактового сигнала является высокий уровень, если изменение состояния происходит в момент, задаваемый

нарастающим фронтом тактового сигнала, или тогда, когда тактовый сигнал имеет высокий уровень HIGH; в противоположном случае говорят, что активным уровнем тактового сигнала является низкий уровень. Интервал времени между соседними переходами, совершаемыми сигналом в одном и том же направлении называют *периодом тактового сигнала*, а *частотой тактового сигнала* – величину, обратную периоду. Переход или импульс в пределах периода, а иногда и сам период называют *такты*. Источником тактового сигнала в различных цифровых системах часто служит кварцевый генератор.




Рис. 5.1. Примеры тактовых сигналов: а) с высоким активным уровнем; б) с низким активным уровнем

Большинство практических цифровых устройств содержат последовательностные схемы двух типов, которые будут рассмотрены ниже. *Последовательностная схема* состоит из логических схем, охваченных обратной связью. Благодаря наличию обратных связей последовательностная схема обладает памятью. Такие схемы являются стандартными узлами цифровых устройств и называются защелками и триггерами. Эти узлы, в частности, переключающиеся по фронту D-триггеры, являются основными элементами, используемыми в *тактируемых синхронных конечных автоматах* для создания устройств, в которых происходит опрос входных сигналов и выходные сигналы изменяются в моменты времени, задаваемые управляющим тактовым сигналом.

5.1. Элемент с двумя устойчивыми состояниями

Два инвертора, охваченные петлей обратной связи, как показано на рис. 5.2, образуют простейшую последовательностную схему. У этой схемы отсутствуют входы и есть два выхода: Q и $\bar{Q}$.




Рис. 5.2. Элемент с двумя устойчивыми состояниями

5.1.1. Цифровой подход

Схему, приведенную на рис. 5.2, называют *бистабильной*, так как у нее есть два устойчивых состояния, в чем можно убедиться, анализируя возможные состояния на выходах. Если на выходе Q имеет место высокий уровень, то, будучи подан на вход нижнего инвертора, он обеспечивает наличие низкого уровня на выходе этого инвертора, который в свою очередь удерживает сигнал на выходе верхнего инвертора на высоком уровне. Но если Q имеет низкий уровень, то нижний инвертор с низким уровнем на входе вырабатывает сигнал высокого уровня на своем выходе, который вынуждает верхний инвертор иметь низкий уровень на его выходе Q . Состояние такой схемы можно описать, воспользовавшись единственной переменной состояния, а именно – значением сигнала на выходе Q ; возможны только два состояния: $Q = 0$ и $Q = 1$. Из этого можно сделать вывод, что рассмотренный элемент является ячейкой памяти, позволяющей хранить одно из двух значений переменной.

Однако изменять существующее устойчивое состояние этого элемента нет возможности, поскольку у него нет входов. Когда на схему подается напряжение питания, в ней случайно устанавливается то или другое состояние, в котором схема остается до тех пор, пока не снято напряжение питания.

5.1.2. Аналоговый подход

Анализ работы бистабильного элемента с аналоговой точки зрения позволяет увидеть более тонкие детали. Линией 1 на рис. 5.3 изображена статическая (по постоянному току) передаточная характеристика для одного инвертора; выходное напряжение является функцией входного напряжения: $U_{out} = F(U_{in})$. Для двух инверторов, охваченных петлей обратной связи, как показано на рис. 5.2, имеем: $U_{in1} = U_{out2}$ и $U_{in2} = U_{out1}$; поэтому на одном и том же графике можно начертить передаточные характеристики для обоих инверторов, откладывая по осям координат соответствующие величины. Таким образом, кривая 1 представляет собой передаточную характеристику верхнего на рис. 5.2 инвертора, а кривая 2 – передаточную характеристику нижнего инвертора.




Рис. 5.3. Передаточные характеристики инверторов в петле обратной связи с двумя устойчивыми состояниями

Рассматривая статическое поведение схемы с петлей обратной связи, видим, что равновесие наступает тогда, когда напряжения на входах и выходах обоих инверторов имеют постоянные значения, согласующиеся с требованиями, определяемыми конфигурацией схемы, и с передаточными характеристиками инверторов по постоянному току. То есть должны выполняться равенства

$$\begin{aligned} U_{in1} &= U_{out2} = F(U_{in2}) = F(U_{out1}) = F(F(U_{in1})), \\ U_{in2} &= F(F(U_{in2})). \end{aligned}$$

Из рис. 5.3 видно, что имеются не две, а три точки равновесия – это точки, в которых пересекаются кривые, изображающие передаточные характеристики. Две из них, отмеченные как точки

устойчивого равновесия, соответствуют тем двум состояниям, к которым мы пришли при цифровом подходе: сигнал на выходе Q имеет значение 0 (низкий уровень) или 1 (высокий уровень).

Третья точка, отмеченная как *неустойчивое равновесие* (*метастабильное состояние*), соответствует случаю, когда напряжения U_{out1} и U_{out2} находятся примерно посередине между значениями напряжений, соответствующих логической 1 и логическому 0; в этой точке ни Q , ни $\bar{Q}$ не являются логическими сигналами в том смысле, в каком они были определены ранее. Однако уравнения, описывающие поведение схемы, удовлетворяются и в этой точке; если бы нам удалось поставить схему в состояние, соответствующее данной точке, то теоретически схема могла бы оставаться в этом состоянии неограниченно долго.

5.2. Неустойчивое равновесие

В точке неустойчивого равновесия любая флуктуация выводит схему из этой точки в одно из устойчивых состояний.

Предположим, что рассматриваемая схема находится в точке неустойчивого равновесия, показанной на рис. 5.3. Предположим теперь, что из-за небольшого шума в цепи напряжение U_{in1} немного уменьшилось. Это небольшое изменение вызывает некоторое *увеличение* напряжения U_{out1} . Поскольку выходное напряжение верхнего инвертора U_{out1} является входным напряжением нижнего инвертора U_{in2} , мы можем перейти по первой горизонтальной стрелке из окрестности точки неустойчивого равновесия к другой точке на второй передаточной характеристике, согласно которой напряжение U_{out2} должно иметь теперь меньшее значение и, значит, меньшим должно стать равное ему напряжение U_{in1} . Вернемся к началу рассуждений, за исключением того, что изменение напряжения U_{in1} теперь много больше, чем то, которое было вызвано шумом, и рабочая точка продолжает смещаться. Этот *регенеративный* процесс происходит до тех пор, пока не будет достигнуто устойчивое положение рабочей точки в верхнем левом углу на рис. 5.3. Если провести анализ любой из устойчивых точек, то увидим, что обратная связь возвращает схему назад в устойчивое состояние, а не в сторону от него.

5.3. Защелки и триггеры

Защелки и триггеры являются основными элементами в большинстве последовательностных устройств.


Триггером (flip-flop) называют последовательностную схему, в которой выходные сигналы могут изменяться только в моменты времени, задаваемые тактовым сигналом, с учетом состояния других входных сигналов. Кроме триггера, существует последовательностная схема *защелка (latch)*, которая чувствительна к сигналам на входах в течение всего времени, и значения сигналов на выходах такой схемы могут изменяться в любой момент независимо от тактового сигнала.

Функциональное поведение защелок и триггеров совершенно различно, поэтому при создании цифровых схем важно знать, к какому типу относится используемый элемент.

5.3.1. SR-защелка

На рис. 5.4а показана *SR-защелка* на схемах ИЛИ-НЕ. У этой схемы два входа S и R и два выхода Q и $\bar{Q}$. Сигнал $\bar{Q}$ в нормальных условиях представляет собой инверсию сигнала Q.

Если оба входных сигнала S и R равны 0, то *SR-защелка* ведет себя как рассмотренная выше схема с двумя устойчивыми состояниями: благодаря наличию петли обратной связи сохраняется одно из двух логических состояний: $Q = 0$ или $Q = 1$.



S	R	Q_n	$\bar{Q}_n$
0	0	Q_{n-1}	$\bar{Q}_{n-1}$
0	1	0	1
1	0	1	0
1	1	0	0

Рис. 5.4. SR-защелка: а) принципиальная схема на элементах ИЛИ-НЕ; б) таблица состояний, описывающая работу схемы

Как указано в таблице на рис. 5.4б, подавая сигналы на входы S и R, можно перевести схему в желаемое состояние. Сигнал S *устанавливает (set)* или *задает (preset)* состояние, при котором выходной сигнал Q равен 1; сигнал R *сбрасывает (reset)* или *очи-*

щаем (*clear*) схему, в результате чего выходной сигнал Q становится равным 0. После того как входной сигнал S или R переходит на неактивный уровень, защелка остается в том состоянии, в какое ее установил входной сигнал. На рис. 5.5 приведены временные диаграммы, иллюстрирующие поведение SR-защелки при воздействии на нее некоторой последовательности входных сигналов. Стрелками показано, какие переходы во входных сигналах вызывают те или иные переходы в выходных сигналах.




Рис. 5.5. Временные диаграммы, иллюстрирующие работу SR-защелки:
а) нормальные комбинации входных сигналов;
б) сигналы S и R одновременно имеют активный уровень

На рис. 5.6 приведены варианты условных обозначений SR-защелки. Эти обозначения различаются тем, как изображен инверсный выход. В первом из этих условных обозначений низкий активный уровень сигнала на этом выходе указывается в имени сигнала внутри прямоугольника, изображающего функциональный блок. Однако при логическом проектировании предпочтительнее второе обозначение, согласно которому символ инверсии располагается снаружи функционального прямоугольника.




Рис. 5.6. Условное обозначение SR-защелки: а) без символа инверсии;
б) предпочтительное обозначение при логическом проектировании

На рис. 5.7 показаны временные параметры SR-защелки. *Задержка распространения* t_p – это интервал времени между мо-

ментом перехода входного сигнала с неактивного уровня на активный и моментом изменения уровня сигнала на выходе. При наличии у защелки или триггера нескольких входов, как правило, указывается несколько значений задержки распространения, относящихся к каждой паре вход-выход.




Рис. 5.7. Временные параметры SR-защелки

Кроме того, значения задержки распространения могут быть различными в зависимости от того, в каком направлении изменяется выходной сигнал, от низкого уровня до высокого или наоборот. У SR-защелки переход входного сигнала S с низкого уровня на высокий может вызвать переход выходного сигнала Q с низкого уровня на высокий; этому переходу соответствует задержка распространения $t_{PLH(SQ)}$ (случай 1 на рис. 5.7). Аналогично изменение входного сигнала R с низкого уровня на высокий может вызвать изменение выходного сигнала Q с высокого уровня на низкий с задержкой распространения $t_{PHL(RQ)}$ (случай 2 на рис. 5.7).

Для входных сигналов S и R задается их *минимальная длительность*. Если на входах S или R появляется импульс, длительность которого меньше минимального значения $t_{pw(min)}$, то, как показано на рис 5.7, защелка может войти в состояние неустойчивого равновесия и оставаться в нем в течение некоторого времени. Надежная работа защелки гарантирована только в том случае, когда выполнены требования в отношении минимальной длительности импульса на входах S и R.

Как уже упоминалось, SR-защелка может войти в квазистойчивое состояние, если входные сигналы S и R *одновременно* переходят на неактивный уровень. Понятие одновременно для защелок, относящихся к конкретным логическим семействам, характеризуется вполне определенной величиной (это имеет место,

например, если переходы сигналов S и R на неактивный уровень происходят в пределах отрезка времени длительностью менее некоторой определенной величины). Соответствующий параметр называют *временем восстановления* t_{rec} (*recovery time*). Это минимальный временной интервал между переходами S и R на неактивный уровень, при котором эти события считаются неодновременными. Параметр t_{rec} связан с минимальной длительностью импульса. Оба параметра характеризуют, как долго защелка приходит в равновесие при изменении состояния.

5.3.2. $\overline{S}\overline{R}$ -защелка

На рис. 5.8 представлена защелка на схемах И-НЕ с низким активным уровнем сигналов установки и сброса. В логических семействах ТТЛ и КМОП $\overline{S}\overline{R}$ -защелки используются гораздо чаще, чем SR -защелки, поскольку схемы И-НЕ предпочтительнее схем ИЛИ-НЕ.




Рис. 5.8. $\overline{S}\overline{R}$ -защелка: а) принципиальная схема на элементах И-НЕ;
 б) условное обозначение;
 в) таблица состояний, описывающая работу схемы

Из таблицы состояний, описывающей работу схемы, видно, что принцип действия $\overline{S}\overline{R}$ -защелки подобен механизму работы SR -защелки; правда, с двумя существенными отличиями. Во-первых, у сигналов $\overline{S}$ и $\overline{R}$ активным является низкий уровень, так что при $\overline{S}=\overline{R}=1$ защелка сохраняет свое предыдущее состояние; на активный низкий уровень входных сигналов указывают символы инверсии на входах в условном обозначении. Во-вторых, при одновременном присутствии сигналов активного уровня на входах $\overline{S}$ и $\overline{R}$ оба выходных сигнала защелки становятся равны-

ми 1, а не 0, как это было в SR-защелке. За исключением этих отличий, $\bar{S}\bar{R}$ -защелка работает точно так же, как SR-защелка, в том числе в отношении временных требований и метастабильности.

5.4. SR-защелка с входом разрешения

SR- и $\bar{S}\bar{R}$ -защелки чувствительны к входным сигналам S и R в течение всего времени. Однако их легко видоизменить таким образом, чтобы схема была чувствительна к этим сигналам только тогда, когда подан сигнал на вход разрешения C. Такая *SR-защелка с входом разрешения* показана на рис. 5.9. Как видно из таблицы состояний, описывающей работу $\bar{S}\bar{R}$ -защелки, при C, равном 1, данная схема ведет себя так же, как SR-защелка, а при C, равном 0, она не изменяет своего состояния при изменении сигналов S и R.




Рис. 5.9. SR-защелка с входом разрешения: а) принципиальная схема на элементах И-НЕ; б) условное обозначение; в) таблица состояний, описывающая работу схемы

На рис. 5.10 приведены временные диаграммы, иллюстрирующие поведение этой схемы при некотором наборе входных сигналов. Если оба сигнала S и R равны 1 в момент, когда сигнал C переходит из 1 в 0, то схема ведет себя подобно SR-защелке при одновременном переходе сигналов S и R на активный уровень: следующее состояние непредсказуемо, и выходная цепь может стать метастабильной.




Рис. 5.10. Временные диаграммы, иллюстрирующие работу SR-защелки с входом разрешения

5.5. D-защелка

SR-защелки применяются в управляющих устройствах, где возникают такие ситуации, когда в ответ на то или иное событие требуется запомнить этот факт (выставить *флаг*), а при изменении условий флаг сбросить. В таких случаях управление входами установки и сброса осуществляется фактически независимо. В тех случаях, когда нужно запоминать биты информации, поступающие каждый по отдельной сигнальной линии, используются так называемые D-защелки.

D-защелка показана на рис. 5.11. Ее схема содержит SR-защелку с входом разрешения и дополнительный инвертор, с помощью которого из единственного входного сигнала D формируются входные сигналы S и R. При этом устраняется присущий SR-защелке недостаток, связанный с одновременной подачей входных сигналов S и R активного уровня.




Рис. 5.11. D-защелка: а) принципиальная схема на элементах И-НЕ; б) условное обозначение; в) таблица состояний, описывающая работу схемы

На рис. 5.11с управляющий входной сигнал обозначен буквой С, но могут встречаться и обозначения ENABLE или CLK. Существуют варианты D-защелок, у которых активным является низкий уровень управляющего сигнала.

Пример временных диаграмм, иллюстрирующих работу D-защелки, приведен на рис. 5.12.




Рис. 5.12. Временные диаграммы, иллюстрирующие работу D-защелки при различных входных сигналах

Когда сигнал С равен 1, выходной сигнал Q повторяет значения входного сигнала D. В этом случае говорят, что защелка *прозрачна*; по этой причине данную схему иногда называют *прозрачной защелкой*. Когда сигнал С принимает низкий уровень, защелка запирается; выходной сигнал Q сохраняет свое последнее значение до тех пор, пока С остается на неактивном уровне.

Более детально процессы, происходящие в D-защелке, показаны на рис. 5.13.




Рис. 5.13. Временные параметры D-защелки

Переходные процессы описываются четырьмя параметрами, характеризующими прохождение сигналов от входов С и D до выхода Q. Рассмотрим ситуацию, предшествующую моментам переходов 1 и 4. Защелка заперта, а значение входного сигнала D противоположно значению выходного сигнала Q, поэтому, когда С становится равным 1, защелка отпирается и выходной сигнал Q изменяет свое значение с задержками $t_{pLH}(CQ)$ и $t_{pHL}(CQ)$. В моменты

переходов 2 и 3 входной сигнал C равен 1 и защелка открыта, так что выходной сигнал Q напрямую повторяет переходы во входном сигнале D , но с задержками $t_{pHL(DQ)}$ и $t_{pLH(DQ)}$. Аналогичные задержки наблюдаются и при изменении выходного сигнала $\bar{Q}$.

У D-защелки не возникает ситуация, подобная той, которая имеет место у SR-защелки, когда $S = R = 1$, однако проблемы, связанные с метастабильностью, все же остаются. На рис. 5.13 штриховкой показаны интервалы времени до и после спадающего фронта в сигнале C , в пределах которых входной сигнал D не должен изменяться. Интервал, начинающийся до спадающего фронта в сигнале C , называется *временем установления* t_{setup} (setup time). Второй интервал времени t_{hold} называют *временем удержания* (hold time). Если входной сигнал D изменяется внутри интервала, состоящего из времени установления и времени удержания, то значение сигнала на выходе защелки непредсказуемо и состояние выходной цепи может оказаться метастабильным; этот случай изображен на рисунке вслед за последним перепадом, переводящим защелку в режим хранения.

При практической реализации D-защелок часто используют более экономный вариант, представленный на рис. 5.14, где требуются только 2 инвертора и 2 КМОП-транзистора с индуцированным каналом, то есть всего 6 КМОП-транзисторов.




Рис. 5.14. Вариант реализации D-защелки

Наличие на входе C логической 1 приводит к тому, что транзистор с p -каналом $Q1$ закрыт, а транзистор с n -каналом $Q2$ открыт. При этом на вход инвертора $In1$ поступает сигнал, имеющийся на входе D . На выходах Q и $\bar{Q}$ появляются соответственно сигналы D и $\bar{D}$, то есть защелка прозрачна. При появлении на входе C логического 0 транзистор $Q1$ открывается, а транзистор $Q2$ закрывается. Это приводит к тому, что замыкается цепь обратной связи и на выходе Q сохраняется значение сигнала, имеющеее-

ся на входе D в момент перехода сигнала C с высокого уровня на низкий. Защелка переходит в режим хранения.

5.6. D-триггер, переключающийся по фронту

D-триггером, переключающимся по положительному фронту, называют схему, показанную на рис. 5.15, в которой изменение выходных сигналов Q и $\bar{Q}$ происходит только в моменты времени, задаваемые нарастающим фронтом управляющего сигнала CLK, в соответствии со значением сигнала на входе D. Первая защелка называется *ведущей (master)*; при значении CLK, равном 0, она открыта и ее выходной сигнал повторяет входной сигнал. Когда сигнал CLK становится равным 1, ведущая защелка закрывается, а значение ее выходного сигнала переписывается во вторую защелку, называемую *ведомой (slave)*. Ведомая защелка открыта в течение времени, пока значение CLK остается равным 1. Изменение сигнала на ее выходе возможно только в самом начале этого интервала, так как с этого момента ведущая защелка заперта и сигнал на ее выходе остается неизменным на протяжении всего этого отрезка времени.




Рис. 5.15. D-триггер, переключающийся по положительному фронту: а) принципиальная схема на D-защелках; б) таблица состояний, описывающая работу схемы; в) условное обозначение

Треугольник на входе CLK в условном обозначении D-триггера указывает на срабатывание схемы по фронту. Такой вход называется *динамическим*.

На рис. 5.16 приведены примеры временных диаграмм, иллюстрирующих работу D-триггера. Выходной сигнал ведущей (*Master*) защелки обозначен как QM. Этот сигнал изменяется только при CLK, равном 0. Когда CLK становится равным 1, текущее зна-

чение QM сохраняется в ведомой защелке (*Slave*) и появляется на выходе Q. Сигнал QM не может измениться до тех пор, пока CLK снова не станет равным 0.




Рис. 5.16. Временные диаграммы D-триггера, переключающегося по положительному фронту

Более детально временные зависимости сигналов в D-триггере представлены на рис. 5.17. Задержки распространения измеряются относительно нарастающего фронта в сигнале CLK, поскольку только наступление этого события может вызвать изменение выходного сигнала. При переходе выходного сигнала с низкого уровня на высокий и в обратном направлении задержки могут различаться.




Рис. 5.17. Временные параметры сигналов в D-триггере, переключающемся по положительному фронту

Для D-триггера, как и для D-защелки, задается интервал времени, состоящий из времени установления и времени удержания, в течение которого входной сигнал D должен оставаться неизменным. Эти интервалы времени, расположенные до и после переключающего фронта сигнала CLK, на рис. 5.17 отмечены штриховкой. В случае невыполнения требований, предъявляемых временем установления и временем удержания, выход триггера переходит в одно из устойчивых состояний 0 или 1, хотя предсказать, в какое именно, нельзя.

Иногда на выходе могут наблюдаться колебания или схема переходит в метастабильное состояние посередине между 0 и 1, как показано на рисунке после предпоследнего такта управляющего сигнала. Если триггер попадает в метастабильное состояние, то со случайной задержкой он сам вернется в одно из своих устойчивых состояний. Если в момент действия следующего переключающего фронта тактового сигнала сигнал на входе D не изменяется в пределах времени установления и времени удержания, то триггер перейдет в устойчивое состояние; этот случай наблюдается в последнем такте управляющего сигнала на рис. 5.17.

Если на вход C первой D-защелки подавать неинвертированный тактовый сигнал, а на вход C второй D-защелки – инвертированный, то получим *D-триггер, переключающийся по отрицательному фронту*, так что все изменения состояния триггера будут происходить на спадающем фронте сигнала CLK. Таблица состояний, описывающая работу такого триггера, и его условное обозначение приведены на рис. 5.18.

Большинство D-триггеров имеет *асинхронные входы*, подавая сигналы на которые можно переводить триггер в то или другое состояние независимо от значения сигналов на входах CLK и D. Эти входы обозначаются PR (*preset*, установка в единичное состояние) или S (*set*) и CLR (*clear*, сброс), или R (*reset*); по отношению к сигналам на этих входах D-триггер ведет себя как SR-защелка.




Рис. 5.18. D-триггер, переключающийся по отрицательному фронту:

а) принципиальная схема на D-защелках; б) таблица состояний, описывающая работу схемы; в) условное обозначение

Условное обозначение переключающегося по фронту D-триггера с такими входами и его принципиальная схема на эле-

ментах И-НЕ приведены на рис. 5.19. Обычно эти входы используются для установки последовательной схемы в заданное начальное состояние.




Рис. 5.19. D-триггер, переключающийся по положительному фронту, с входами установки и сброса: а) принципиальная схема с использованием элементов И-НЕ; б) условное обозначение

D-триггеры, переключающиеся по положительному фронту, выпускаемые в виде микросхем малой и средней степени интеграции, устроены не по принципу *ведущий–ведомый*. Они реализованы по схеме, изображенной на рис. 5.20. Эти триггеры содержат меньшее количество логических элементов и работают быстрее.




Рис. 5.20. Серийная схема D-триггера, переключающегося по положительному фронту

5.7. D-триггер с входом разрешения

Во многих случаях требуется, чтобы выполняемая D-триггерами функция состояла не в загрузке нового значения на каждом такте управляющего сигнала, а в удержании последнего запомненного значения. Это осуществляется путем добавления *входа разрешения (enable input)*, обозначаемого как EN или CE (*clock enable*). Назначение дополнительного входа состоит не в том, чтобы пропускать или не пропускать тактовый сигнал. Как показано на рис. 5.21а, с помощью 2-входового мультиплексора выбирается сигнал, подаваемый на внутренний D-вход триггера.

При активном значении сигнала EN выбирается сигнал, поступающий на внешний D-вход; когда сигнал EN переходит на неактивный уровень, через мультиплексор на внутренний D-вход пропускается текущее значение сигнала на выходе триггера. Таблица, описывающая работу схемы, имеет вид, представленный на рис. 5.21b. Условное обозначение такого триггера приведено на рис. 5.21c; у некоторых триггеров активным является низкий уровень сигнала на входе разрешения, что отражается помещением символа инверсии на входе EN.




Рис. 5.21. Переключающийся по фронту D-триггер с входом разрешения:
а) принципиальная схема; б) таблица, описывающая работу схемы;
с) условное обозначение

5.8. Двухтактный SR-триггер

SR-защелки полезны в тех устройствах, где возможны независимые условия установки 1 и 0. Если предполагается, что состоя-

ние защелки должны меняться только в определенные моменты времени, определяемые тактовым сигналом, то нужен SR-триггер, подобный D-триггеру, у которого сигналы на выходах изменялись бы только на определенном перепаде тактового сигнала. Рассмотрим такие триггеры

Если D-защелки в D-триггере, переключающемся по отрицательному фронту (рис. 5.18а), заменить SR-защелками, то получим *двухтактный SR-триггер* (триггер, действующий по принципу ведущий–ведомый), показанный на рис. 5.22.

Подобно D-триггеру сигналы на выходе SR-триггера изменяются только по спадающему фронту тактового сигнала С. Однако новое значение выходного сигнала зависит теперь не от значений входных сигналов в тот момент времени, на который приходится спадающий фронт, а от значений входных сигналов на протяжении всего интервала времени, в течение которого сигнал С был равен 1 перед отрицательным перепадом.




Рис. 5.22. Двухтактный SR-триггер: а) схема на SR-защелках; б) таблица, описывающая работу схемы (undef – неопределенное значение); в) условное обозначение

Как следует из временных диаграмм на рис. 5.23, относительно короткий импульс S в любом месте в пределах интервала времени, когда С равно 1, может установить ведущую защелку в единичное состояние; точно так же импульс на входе R может сбросить ее в нулевое состояние. Значение, появляющееся на выходе триггера в момент действия спадающего фронта сигнала С, зависит от того, каким было последнее состояние ведущей защелки, пока сигнал С оставался равным 1.




Рис. 5.23. Временные диаграммы, иллюстрирующие работу двухтактного SR-триггера

В соответствии с рис. 5.22с в условном обозначении двухтактного SR-триггера не используется указатель динамического входа, поскольку этот триггер не является в полном смысле переключающимся по фронту. Он представляет собой защелку, в которой происходит повторение активного входного сигнала S или R в течение интервала времени, на котором C равняется 1, но изменения сигнала на выходе триггера отражают запомненное значение только тогда, когда C становится равным 0. В условном обозначении SR-триггера этот факт отражается *индикатором задержки срабатывания* $\neg$. Триггеры, ведущие себя таким образом, называют *триггерами со срабатыванием по импульсу*.

Если в момент отрицательного перепада в сигнале C оба входных сигнала S и R имеют активный уровень, то состояние двухтактного SR-триггера оказывается непредсказуемым. В этом случае к моменту появления спадающего фронта оба выходных сигнала ведущей защелки QM и $\overline{QM}$ равны 1. Когда сигнал C становится равным 0, значения сигналов на выходах ведущей защелки предсказать нельзя; более того, ее выходная цепь может оказаться метастабильной. В то же самое время ведомая защелка открывается, и сигналы с выходов ведущей защелки попадают на выход триггера.

5.9. Т-триггер

Триггер, изменяющий свое состояние на каждом периоде тактового сигнала CLK, называется Т-триггером. На рис. 5.24 приведены условное обозначение Т-триггера, переключающегося по положительному фронту тактового сигнала, и временные диаграммы, иллюстрирующие работу такого триггера.




Рис. 5.24. Т-триггер, переключающийся по положительному фронту: а) условное обозначение; б) временные диаграммы

Частота переключений сигнала на выходе триггера Q вдвое ниже частоты переключений входного сигнала T. Т-триггер можно реализовать используя D-триггер, как показано на рис. 5.25. Т-триггеры чаще всего используются в счетчиках и делителях частоты.




Рис. 5.25. Схема Т-триггера на основе D-триггера

В тех случаях, когда требуется, чтобы Т-триггер переключался не каждым сигналом, поступающим на входе T, можно воспользоваться Т-триггером с входом разрешения (рис. 5.26).




Рис. 5.26. Т-триггер с входом разрешения, переключающийся по положительному фронту: а) условное обозначение; б) временные диаграммы

Такой триггер изменяет свое состояние на переключающем фронте сигнала на входе T только в том случае, когда на входе EN

присутствует разрешающий сигнал. Подобно сигналам на входе D-триггера, переключающегося по фронту, сигнал на входе EN должен удовлетворять требованию оставаться неизменным в интервале, равном времени установления и времени удержания, в окрестности переключающего фронта тактового сигнала. Вход разрешения EN можно получить воспользовавшись схемой, приведенной на рис. 5.27.





Рис. 5.27. Вариант схемы Т-триггера с входом разрешения на основе D-триггера

5.10. Контрольные вопросы и задачи


1. Для SR-защелки, изображенной на рис. 5.4, нарисуйте временную диаграмму выходного сигнала при входных сигналах, показанных на рисунке ниже. Длительность нарастающего и спадающего фронтов на входах и выходах равна нулю, задержка сигнала при прохождении через схему ИЛИ-НЕ равна 2 нс. Каждое деление по оси времени равно 10 нс.




2. Нарисуйте временную диаграмму выходных сигналов D-защелки (рис. 5.11) у которой выход $\bar{Q}$ соединен с D входом при сигнале на входе C, показанном на рисунке ниже. Длительность нарастающего и спадающего фронтов на входах и выходах равна нулю, задержки сигнала при прохождении через каждую из схем И-НЕ и схему НЕ равны 2 нс. Каждое деление по оси времени равно 10 нс.




3. На рис. 5.27 показано, как из D-триггера и логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ получить Т-триггер с входом разрешения. Покажите, как решить обратную задачу: имея Т-триггер с входом разрешения и любую комбинационную логическую схему, построить D-триггер.
4. Нарисуйте сигналы на выходах Q0, Q1 и OUT. Начальное состояние триггеров нулевое.




5. а) Составьте таблицу состояний триггера DD0 для всех комбинаций управляющих сигналов A и B.
 б) Нарисовать вид сигналов в точках Q0, Q1, Y при A = 1, B = 0. Начальное состояние триггеров принять равным 0.




6. Нарисуйте сигналы на выходах Q1, Q2, Q3. Начальное состояние триггеров нулевое.



7. Нарисуйте сигналы на выходах Q1, Q2 и OUT. Начальное состояние триггеров нулевое.



8. Нарисуйте форму сигналов на выходах Q0, Q1. Начальное состояние триггеров нулевое.



ГЛАВА 6. СЧЕТЧИКИ, РЕГИСТРЫ СДВИГА

6.1. Счетчики

Счетчиком (counter) называют любую тактируемую последовательностную схему, у которой диаграмма состояний представляет собой единственное кольцо (рис. 6.1). *Модулем счета* называется число состояний в этом кольце. О счетчике с m состояниями говорят как о *счетчике с модулем счета m* ; иногда его называют также *делителем частоты на m* . У счетчика с модулем счета, не равным степени 2, есть состояния, в которые он не попадает при нормальной работе.




Рис. 6.1. Диаграмма состояний счетчика – единственное кольцо

Широко распространенными являются *n -разрядные двоичные счетчики*. Такой счетчик состоит из n триггеров, и у него имеется 2^n состояний, через которые он проходит в последовательности 0, 1, 2, ..., $2^n - 1$, 0, 1, ... Каждое состояние характеризуется соответствующим n -разрядным двоичным числом.

6.1.1. Счетчики с последовательным переносом

Для построения простейшего n -разрядного двоичного счетчика потребуется только n триггеров и никаких других компонентов. Для $n = 4$ такой счетчик показан на рис. 6.2. Напомним, что состояние Т-триггера меняется (на противоположное) с каждым нарастающим фронтом сигнала на его тактовом входе. Таким образом, содержимое того или иного разряда в счетчике меняется на противоположное только тогда, когда значение бита в разряде, непосредственно предшествующем этому разряду, изменяется с 1 на 0. Это соответствует двоичному счету в прямом направлении: когда бит, хранящийся в данном разряде, изменяется с 1 на 0, возникает

перенос в следующий по старшинству разряд. Такой счетчик называют *счетчиком с последовательным переносом*, так как информация о переносе поочередно передается от младших разрядов к старшим. Двоичный счетчик может быть создан с использованием любых триггеров, рассмотренных выше.




Рис. 6.2. 4-разрядный двоичный счетчик с последовательным переносом

6.1.2. Синхронные счетчики

Хотя для построения счетчика с последовательным переносом требуется компонентов меньше, чем для двоичного счетчика любого другого типа, за это приходится платить наименьшим быстродействием по сравнению с любыми другими счетчиками. В худшем случае, когда должен измениться бит в самом старшем разряде, выходной сигнал примет правильное значение только спустя время, равное $n \cdot t_{TQ}$, после нарастающего фронта тактового сигнала CLK, где t_{TQ} — задержка распространения сигнала в Т-триггере от входа до выхода.

В *синхронном счетчике* к тактовым входам всех триггеров подводится один и тот же общий тактовый сигнал CLK, так что изменения значений сигналов на выходах всех триггеров происходят практически в один и тот же момент времени с задержкой только на t_{TQ} . Как видно из рис. 6.3, для этого нужно воспользоваться Т-триггерами с входом разрешения; сигнал на выходе триггера примет противоположное значение в момент, задаваемый нарастающим фронтом сигнала на его входе Т, только в том случае, если сигнал разрешения EN имеет активный уровень. Какие именно триггеры перейдут в состояние, противоположное предыдущему, на очередном нарастающем фронте сигнала на входе Т, определяется комбинационной логикой, включенной на входах разрешения EN.




Рис. 6.3. 4-разрядный синхронный двоичный счетчик с последовательной логикой разрешения

На рис. 6.3 показан счетчик, снабженный сигналом разрешения счета CNTEN. Любой из Т-триггеров может переключиться тогда и только тогда, когда сигнал CNTEN имеет единичное значение и равны 1 биты во всех разрядах, младше данного. Как и в случае двоичного счетчика с последовательным переносом, n -разрядный синхронный счетчик можно построить так, чтобы на один разряд приходилось фиксированное число логических схем; в данном случае в каждом разряде необходимы Т-триггер с входом разрешения и 2-входовая схема И.

Счетчик, изображенный на рис. 6.3, называют *последовательным синхронным счетчиком*, поскольку сигналы разрешения проходят через комбинационную логику последовательно от младшего разряда к старшему. Если период тактового сигнала слишком мал, то изменение в младшем разряде счетчика может не успеть дойти за это время до старшего разряда. Этот недостаток устранен в схеме на рис. 6.4, где сигнал разрешения на входе разрешения EN каждого триггера вырабатывается соответствующей схемой И всего лишь с одним уровнем логики. В результате получается схема двоичного счетчика с самым высоким быстродействием, который носит название *параллельного синхронного счетчика*.




Рис. 6.4. 4-разрядный синхронный двоичный счетчик с параллельной логикой разрешения

6.1.3. Счетчики в ИС средней степени интеграции и их применение

Самым популярным счетчиком в ИС средней степени интеграции является 4-разрядный синхронный двоичный счетчик 74×163 с входами сброса и загрузки; сигналы на этих входах имеют низкий активный уровень. Условное обозначение такого счетчика приведено на рис. 6.5. Работа этого счетчика описывается таблицей состояний (табл. 6.1), а его принципиальная схема показана на рис. 6.6.

В этой интегральной схеме используются не Т-триггеры, а D-триггеры, чтобы упростить функции загрузки и сброса. На D-вход каждого триггера сигнал поступает с выхода 2-входового мультиплексора, состоящего из двух схем И и схемы ИЛИ. Выходной сигнал мультиплексора равен 0, если входной сигнал $\overline{\text{CLR}}$ равен 0. В противном случае верхняя из схем И пропускает входной сигнал данных (А, В, С или D) на выход, если сигнал $\overline{\text{LD}}$ равен 0. Если ни у одного из сигналов $\overline{\text{CLR}}$ и $\overline{\text{LD}}$ уровень не является активным, то нижняя из схем И пропускает на выход

мультиплексора выходной сигнал схемы ИСКЛЮЧАЮЩЕЕ
ИЛИ-НЕ.




Рис. 6.5. Условное обозначение
ИС 74×163

Таблица 6.1

Таблица состояний 4-разрядного двоичного счетчика 74×163

CLR	LD	ENT	ENP	QD _n	QC _n	QB _n	QA _n	QD _{n+1}	QC _{n+1}	QB _{n+1}	QA _{n+1}
0	*	*	*	*	*	*	*	0	0	0	0
1	0	*	*	*	*	*	*	D	C	B	A
1	1	0	*	*	*	*	*	QD _n	QC _n	QB _n	QA _n
1	1	*	0	*	*	*	*	QD _n	QC _n	QB _n	QA _n
1	1	1	1	0	0	0	0	0	0	0	1
1	1	1	1	0	0	0	1	0	0	1	0
1	1	1	1	0	0	1	0	0	0	1	1
1	1	1	1	0	0	1	1	0	1	0	0
1	1	1	1	0	1	0	0	0	1	0	1
1	1	1	1	0	1	0	1	0	1	1	0
1	1	1	1	0	1	1	0	0	1	1	1
1	1	1	1	0	1	1	1	1	0	0	0
1	1	1	1	1	0	0	0	1	0	0	1
1	1	1	1	1	0	0	1	1	0	1	0
1	1	1	1	1	0	1	0	1	0	1	1
1	1	1	1	1	0	1	1	1	1	0	0
1	1	1	1	1	1	0	0	1	1	0	1
1	1	1	1	1	1	0	1	1	1	1	0
1	1	1	1	1	1	1	0	1	1	1	1
1	1	1	1	1	1	1	1	0	0	0	0

Функция счета в ИС '163 выполняется с помощью схем ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ. На один из входов этой схемы в каждом разряде поступает инверсия бита, хранящегося в этом разряде (QA, QB, QC или QD); на другой вход подана логическая 1, благодаря чему на выходе этой схемы вырабатывается дополнение к биту, хранящемуся в данном разряде, но только в том случае, когда оба сигнала разрешения ENP и ENT имеют активный уровень и во всех разрядах счетчика, младше данного, биты равны 1.




Рис. 6.6. Принципиальная схема синхронного 4-разрядного двоичного счетчика 74 × 163

Сигнал RCO (выход сквозного переноса) означает наличие переноса из самого старшего разряда; он равен 1, когда равны 1 биты, хранящиеся во всех разрядах счетчика, и подан сигнал разрешения ENT.

Несмотря на наличие входа разрешения, *счетчики*, выполненные в виде ИС средней степени интеграции, часто *работают в непрерывном режиме*, когда счет разрешен постоянно.

На рис. 6.7 показано, какие соединения необходимо осуществить, чтобы счетчик '163 работал в таком режиме, а на рис. 6.8 приведены соответствующие этому режиму временные диаграммы. Начиная с сигнала QA, частота переключений каждого следующего сигнала вдвое меньше, чем предыдущего. Таким образом, в режиме непрерывного счета ИС '163 может играть роль делителя частоты на 2, 4, 8 или 16; при этом ненужные старшие разряды игнорируются.




Рис. 6.7. Использование ИС 74×163 в режиме непрерывного счета

Счетчик '163 является полностью синхронным; это означает, что сигналы на его выходах изменяются только на нарастающем фронте сигнала CLK. Но в некоторых приложениях бывает необходимо осуществлять сброс асинхронно; это позволяет ИС 74×161 . У микросхемы '161 такая же цоколевка, как и у ИС '163, но внутри нее вход $\overline{\text{CLR}}$ подключен к асинхронным входам сброса триггеров.




Рис. 6.8. Временные диаграммы работы 4-разрядного счетчика, используемого в качестве делителя частоты на 16

Другими вариантами счетчиков с точно такой же цоколевкой являются ИС 74×160 и 74×162; их функции в целом такие же, как и у микросхем '161 и '163, за исключением того, что в них последовательность счета изменена: за состоянием 9 следует состояние 0. Другими словами, эти ИС представляют собой счетчики по модулю 10; их называют *декадными счетчиками*. На рис. 6.9 приведены временные диаграммы для счетчиков '160 и '162 в режиме непрерывного счета. Хотя частота сигналов на выходах QD и QC равна одной десятой от частоты сигнала CLK, однако время их пребывания в состоянии 1 не равно времени пребывания в состоянии 0, т. е. сигналы не имеют форму меандра.




Рис. 6.9. Временные диаграммы работы 4-разрядного счетчика, используемого в качестве делителя частоты на 10

Счетчик '163 сам по себе считает по модулю 16, но с помощью сигналов $\overline{\text{CLR}}$ и $\overline{\text{LD}}$ его можно заставить считать по модулю,

меньшему, чем 16, укоротив проходимую им последовательность состояний. На рис. 6.10, например, показано использование ИС '163 в качестве счетчика по модулю 11. Когда счетчик находится в состоянии 15, на выходе RCO возникает единичный сигнал, который заставляет счетчик перейти в следующее состояние, равное 5; поэтому схема считает от 5 до 15 и снова начинает счет с 5, так что всего в цикле счета 11 состояний.

На рис. 6.11 показан другой подход к решению задачи организации счетчика по модулю 11.




Рис. 6.10. Применение ИС 74×163 в качестве счетчика по модулю 11 с последовательностью счета 5, 6, ..., 15, 5, 6, ...




Рис. 6.11 Применение ИС 74×163 в качестве счетчика по модулю 11 с последовательностью счета 0, 1, 2, ..., 10, 0, 1, ...

В этой схеме для обнаружения состояния счетчика, равного 10, используется схема И-НЕ; сигнал, возникающий на выходе этой схемы, заставляет счетчик перейти в состояние 0. Обратите внимание на то, что для обнаружения состояния 10 (в двоичной записи – 1010) нужна схема только с двумя входами. Хотя для обнаружения состояния $CNT10 = Q3 \cdot \overline{Q2} \cdot Q1 \cdot \overline{Q0}$ более естественным было бы применение 4-входовой схемы, в данном случае достаточно 2-входовой схемы благодаря тому, что в проходимой счетчиком последовательности состояний от 0 до 10 нет другого состояния с $Q3 = 1$ и $Q1 = 1$. И в общем случае для обнаружения состояния N двоичного счетчика, считающего от 0 до N , нужно объединить по И выходы только тех разрядов, на которых имеют единицы в двоичном представлении числа N .

Соединяя последовательно несколько ИС 74×163 , можно реализовать двоичный счет по модулю, большему 16. На рис. 6.12 показана такая схема. Входы CLK , $\overline{CLR}$ и $\overline{LD}$ всех ИС '163 соединены параллельно, так что все они переключаются, сбрасываются и загружаются в одно и то же время. Сигнал разрешения счета $CNTEN$ подается на ИС '163, ответственную за младшие разряды. На выходе $RCO4$ сигнал возникает только в том случае, если младшая ИС '163 находится в состоянии 15 и подан сигнал разрешения $CNTEN$; выход $RCO4$ соединен с входами разрешения ИС '163, ответственной за старшие разряды.




Рис. 6.12. Последовательное включение счетчиков 74×163

Таким образом, оба сигнала – информация о переносе и разрешение счета в целом – переходят от одного 4-разрядного счетчика к другому. Как и в случае последовательного синхронного счетчика, приведенного ранее на рис. 6.3, по этому принципу можно построить счетчик с любым числом разрядов; максимальная скорость счета ограничена задержкой прохождения сигнала переноса через все каскады.

В счетчиках типа 163' не всегда учитывают разницу между входами разрешения ENP и ENT, поскольку счет возможен только тогда, когда оба этих сигнала имеют активный уровень. Однако достаточно посмотреть на внутреннюю структуру ИС '163, чтобы увидеть различие между этими сигналами: сигнал ENT проходит также на выход сквозного переноса. Во многих случаях это различие является существенным.

Другой счетчик, похожий по выполняемым функциям на ИС 74×163 , – это микросхема 74×169 ; ее условное обозначение приведено на рис. 6.13. Одно из отличий счетчика '169 состоит в том, что выходной сигнал переноса и сигналы на входах разрешения имеют активный низкий уровень. Более существенно то, что ИС '169 является *реверсивным счетчиком*: он может считать в сторону увеличения или уменьшения содержащегося в нем двоичного числа в зависимости от значения входного сигнала UP/DN. Когда сигнал UP/DN равен 1, счет происходит в сторону увеличения; когда значение сигнала UP/DN равно 0, счет ведется в сторону уменьшения.




Рис. 6.13. Условное обозначение реверсивного счетчика 74×169

6.1.4. Декодирование состояний двоичного счетчика

Объединяя двоичный счетчик с дешифратором, можно вырабатывать кодовые слова кода 1 из t , содержащие по одному единичному сигналу на каждое состояние счетчика. Это бывает полезно в том случае, когда с помощью счетчика управляют набором устройств: сигналы разрешения поступают на отдельные устройства, когда счетчик находится в соответствующем состоянии. При таком подходе каждый из выходных сигналов дешифратора служит сигналом разрешения для одного из устройств.

На рис. 6.14 показано, как можно связать между собой счетчик 74×163 , считающий по модулю 8, и дешифратор 3×8 типа 74×138 ; в результате получается схема, вырабатывающая восемь сигналов, каждый из которых соответствует одному из состояний счетчика. На рис. 6.15 приведены временные диаграммы для этой схемы. Сигнал на каждом выходе дешифратора имеет активный уровень (нулевой) в течение периода тактового сигнала.




Рис. 6.14. Двоичный счетчик по модулю 8 с дешифратором

При изменении в счетчике содержимого двух или большего числа разрядов на выходах дешифратора могут возникать *паразитные импульсы*. Даже в синхронном счетчике типа '163 выходные сигналы изменяются не точно в одно и то же время, что связано с различным временем перехода из состояния 0 в состояние 1 и наоборот, хотя моменты изменения отличаются очень незначительно.




Рис. 6.15. Временные диаграммы, иллюстрирующие работу двоичного счетчика по модулю 8 с дешифратором, на которых видны паразитные импульсы на выходах дешифратора

Более важным является то, что в дешифраторе задержки прохождения сигналов по разным путям различны; например, задержка прохождения сигнала от входа В к выходу $\bar{Y}_1$ больше, чем задержка на пути от входа А к выходу $\bar{Y}_1$. Поэтому, даже если значения входных сигналов, равные 011, изменяются одновременно и становятся равными 100, в сигнале на выходе $\bar{Y}_1$ может появиться паразитный импульс. В данном примере мы видим, что паразитные импульсы могут возникать при *любой* реализации функции двоичного декодирования; в таком случае говорят о наличии *функционального источника опасности*.

В большинстве приложений выходные сигналы дешифратора, изображенные на рис. 6.15, используются в качестве сигналов, управляющих регистрами, счетчиками и другими устройствами, переключающимися по фронту. В этом случае указанные на рисунке паразитные импульсы на выходах дешифратора не страшны, поскольку они возникают строго *после* перепада в тактовом сигнале и кончаются задолго до очередного фронта тактового сигнала, когда выходные сигналы дешифратора принимаются во внимание другими устройствами, переключающимися по фронту. Однако паразитные импульсы могли бы вызвать затруднения при попытке использовать выходные сигналы дешифратора в качестве управляющих $\bar{S}$ или $\bar{R}$ сигналов в $\bar{S}\bar{R}$ -защелках. Точно так же

подобные сигналы, в которых потенциально могут иметь место паразитные импульсы, ни в коем случае нельзя применять в качестве тактовых сигналов для переключающихся по фронту устройств.

Если нужно очистить сигналы от паразитных импульсов, показанных на рис. 6.15, то один из способов сделать это состоит в подаче выходных сигналов дешифратора '138 на 8 D-триггеров (8-разрядный регистр), в которых установившиеся значения этих сигналов фиксировались бы на следующем фронте тактового сигнала (рис. 6.16).

Сигналам на выходах регистра присвоены другие имена, чтобы учесть задержку на один такт при прохождении через регистр. Однако существует менее дорогое решение, состоящее в использовании 8-разрядного *кольцевого счетчика*, на выходах которого непосредственно вырабатываются декодированные сигналы без паразитных импульсов, как это будет показано в разделе 6.2.5.




Рис. 6.16. Схема двоичного счетчика по модулю 8 с дешифратором без паразитных импульсов на выходах

6.2. Регистры сдвига

6.2.1. Структура регистра сдвига

Регистром называют последовательностное логическое устройство, используемое для хранения n -разрядных двоичных слов и их преобразований. Регистр представляет собой упорядоченную последовательность триггеров, число которых соответствует числу разрядов в слове. С каждым регистром обычно свя-

зано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.

Регистр сдвига – это n -разрядный регистр, содержимое которого можно сдвигать на один разряд на каждом такте. На рис. 6.17 показана структура регистра сдвига с *последовательным вводом* и *последовательным выводом*.




Рис. 6.17. Регистр сдвига с последовательным вводом и последовательным выводом

Последовательный входной сигнал SERIN – это новый бит, который *вдвигается* с одного конца регистра на данном такте. Этот бит появляется на последовательном выходе SEROUT спустя n тактов и теряется на следующем такте. Таким образом, n -разрядный регистр с последовательным вводом и последовательным выводом можно использовать для задержки сигнала на n тактов.

У *регистра сдвига с последовательным вводом и параллельным выводом*, приведенного на рис. 6.18, имеются выходы для всех хранимых в нем битов, благодаря чему они доступны для других схем. Таким регистром можно воспользоваться для выполнения *преобразования последовательного кода в параллельный*.




Рис. 6.18. Регистр сдвига с последовательным вводом и параллельным выводом

Можно построить *регистр сдвига с параллельным вводом и последовательным выводом*. На рис. 6.19 представлена схема такого устройства.




Рис. 6.19. Регистр сдвига с параллельным вводом и последовательным выводом

В зависимости от значения сигнала на управляющем входе LOAD/SHIFT на каждом такте происходит либо загрузка новых данных с входов $D_0 \dots D(n-1)$, либо сдвиг уже имеющегося содержимого регистра. В первый триггер регистра сдвига при этом записывается информация, присутствующая на входе SERIN. В этом устройстве на D-входе каждого триггера стоит 2-входовой мультиплексор, позволяющий выбирать тот или иной сигнал. С помощью регистра сдвига с параллельным вводом и последовательным выводом можно осуществить *преобразование параллельного кода в последовательный*.

Если в регистре сдвига с параллельным вводом добавить выходы для всех сохраняемых в нем битов, то получим показанный на рис. 6.20 *регистр сдвига с параллельным вводом и параллельным выводом*. Такое устройство обладает возможностями всех упомянутых ранее регистров сдвига.

Рассмотренные регистры сдвига позволяют сдвигать информацию только в одном направлении – *вправо* – от младших разрядов к старшим. В тех случаях, когда требуется сдвигать информацию как *вправо*, так и *влево*, применяются реверсивные регистры сдвига. В этих регистрах информация в соответствующие разряды

записывается либо из предыдущего разряда, либо из последующего, что обеспечивается мультиплексорами, включенными на входе каждого разряда регистра сдвига.




Рис. 6.20. Структура регистра сдвига с параллельным вводом и параллельным выводом

6.2.2. Регистры сдвига в ИС средней степени интеграции

На рис. 6.21 приведены условные обозначения трех популярных 8-разрядных регистров сдвига, выполненных в виде ИС средней степени интеграции. ИС 74×164 – это устройство с последовательным вводом и параллельным выводом, у которого имеется также асинхронный вход сброса $\overline{CLR}$. У этого регистра имеется два последовательных входа, объединенных внутри ИС по правилу логического И. Другими словами, для записи единицы в первый разряд регистра необходимо, чтобы единичные значения были у обоих входных сигналов SERA и SERB.

У регистра сдвига с параллельным вводом и последовательным выводом 74×166 также есть асинхронный вход сброса. Сдвиг в этом устройстве происходит в том случае, когда входной сигнал SH/LD равен 1; в противном случае загружаются новые данные.




Рис. 6.21. Обозначения регистров сдвига: а) 8-разрядный регистр сдвига с последовательным вводом и параллельным выводом; б) 8-разрядный регистр сдвига с параллельным вводом и последовательным выводом; в) эквивалентная схема входной цепи для тактового сигнала ИС 74x166; д) универсальный регистр сдвига 74x166

В ИС '166 необычной является схема обработки тактового сигнала, который называют в этом случае стробируемым тактовым сигналом: имеются два тактовых входа, подключенных к триггерам внутри ИС (рис. 6.21с). Создатели ИС '166 имели в виду, что на вход CLK будет поступать сигнал от источника тактового сигнала, работающего в непрерывном режиме, а на вход CLKINH будет подаваться сигнал запрета CLK, чтобы в пределах отрезка времени, пока действует сигнал CLKINH, не происходили ни сдвиг, ни загрузка, то есть текущее содержимое регистра сохранялось. Но для того, чтобы схема работала именно так, сигнал CLKINH должен изменяться только в те моменты времени, когда CLK равен 1; в противном случае на тактовых входах триггеров внутри ИС будут возникать нежелательные перепады сигнала.

Табл. 6.2 представляет собой функциональное описание ИС 74x194 в сжатом виде: в ней отсутствуют столбцы, соответствующие

ющие большинству входов ($A...D$, RIN , LIN) и текущему состоянию ($QA...QD$).

Таблица 6.2

Функциональное описание 4-разрядного универсального регистра сдвига 74×19

Функция	Входы		Следующее состояние			
	S1	S0	QA_{n+1}	QB_{n+1}	QC_{n+1}	QD_{n+1}
Хранение	0	0	QA_n	QB_n	QC_n	QD_n
Сдвиг вправо	0	1	RIN	QA_n	QB_n	QC_n
Сдвиг влево	1	0	QB_n	QC_n	QD_n	LIN
Загрузка	1	1	A	B	C	D

ИС '194 иногда называют *универсальным* или *реверсивным* регистром сдвига, так как его можно заставить вести себя как любой из регистров сдвига менее общего типа, которые мы рассматривали до сих пор (например, как односторонний регистр сдвига, как регистр сдвига с последовательным вводом и параллельным выводом или как регистр сдвига с параллельным вводом и последовательным выводом). Поэтому во многих примерах в дальнейшем фигурирует ИС '194, включенная таким образом, что используется подмножество функций из числа тех, которые способна выполнять эта микросхема.

6.2.3. Последовательно-параллельное преобразование

На рис. 6.22 приведен типичный пример последовательной передачи данных между двумя модулями.

Обычно передача в таком соединении от источника сигналов к месту назначения происходит по трем сигнальным линиям:

- *Тактовый сигнал* задает темп передачи, указывая интервалы времени, отводимые на передачу одного бита. Если система состоит всего лишь из двух модулей, то тактовый сигнал может генерироваться блоком управления, размещенным в передатчике сигнала, как показано на рисунке. В более крупных системах может быть один общий источник тактового сигнала, разводимого по модулям.

- *Последовательные данные*: данные передаются побитно по одной линии.




Рис. 6.22. Система с последовательной передачей данных между модулями

- *Синхронизация.* Импульсом синхронизации указывается точка отсчета в формате данных, например, начало байта или слова в последовательном потоке данных. В некоторых системах этот сигнал бывает опущен, а синхронизация достигается передачей по линии данных последовательности специального вида.

6.2.4. Счетчики на регистрах сдвига

Последовательно-параллельное преобразование представляет собой обработку данных, но регистры сдвига применяются также и в тех случаях, когда речь не идет о данных. В результате объединения регистра сдвига с комбинационной логикой образуется конечный автомат, у которого диаграмма состояний является циклической. Такую схему называют *счетчиком на регистре сдвига*. В отличие от двоичного счетчика последовательность состояний счетчика на регистре сдвига не образует ряд двоичных чисел, перебираемых в сторону увеличения или уменьшения, но такая схема все же полезна во многих приложениях, связанных с управлением.

6.2.5. Кольцевые счетчики

Используя n -разрядный регистр сдвига, можно получить счетчик с n состояниями, называемый *кольцевым счетчиком*. На рис. 6.23 показана схема кольцевого счетчика.

Регистр сдвига выполняет сдвиг вправо. Если в регистр загружена комбинация $10...0$, то на каждом такте происходит сдвиг содержимого регистра вправо. Вход D соединен с *крайним правым* выходом Q_{n-1} , так что последовательность состояний имеет вид: $0100 \dots 00$, $0010 \dots 00$, $0001 \dots 00$, $0000 \dots 10$, $0000 \dots 01$, $1000 \dots 00$, Следовательно, регистр сдвига проходит через n различных состояний, прежде чем вернется в исходное состояние. На рис. 6.24 приведены соответствующие временные диаграммы для 4-разрядного регистра сдвига.




Рис. 6.23. Простейший n -разрядный кольцевой счетчик с n состояниями, в котором циркулирует одна 1




Рис. 6.24. Временные диаграммы работы 4-разрядного кольцевого счетчика

У кольцевого счетчика на рис. 6.23 есть серьезный недостаток. Если циркулирующая в нем единственная 1 будет потеряна вследствие временной аппаратной неисправности (например, из-за шумов), то счетчик войдет в состояние 0000 и останется в нем навсегда.

гда. Точно так же возникновение лишней 1 (например, переход в состояние 0101) приведет к тому, что счетчик в дальнейшем будет изменять свое состояние по неправильному циклу. Эти проблемы становятся очевидными, если начертить *полную* диаграмму состояний такого счетчика, число которых равно 16. Как видно из рис. 6.25, 12 состояний не являются частью нормального цикла работы этой схемы. Если счетчик почему-либо выйдет из нормального цикла, то он уже не вернется в него.

Самокорректирующийся счетчик построен так, что из всех неправильных состояний имеются переходы, приводящие в нормальные состояния.




Рис. 6.25. Диаграмма состояний простого кольцевого счетчика

На рис. 6.26 показана схема *самокорректирующегося кольцевого счетчика*. В ней с помощью схемы ИЛИ-НЕ единица возникает на входе D крайнего левого разряда только в том случае, когда содержимое $n - 1$ младших разрядов равно 0. В результате получаем диаграмму состояний, приведенную на рис. 6.27 для 4-разрядного регистра; из всех неправильных состояний схема возвращается в нормальный цикл. Независимо от начального состояния, в которое регистр сдвига попадает при включении, он окажется в состоянии 0001 в пределах первых четырех тактов или ранее. Поэтому принудительная установка начального состояния требуется только в том случае, если нужно, чтобы счетчик начал правильно работать синхронно с другими узлами в системе, или для задания известной начальной точки при моделировании.




Рис. 6.26. Самокорректирующийся 4-разрядный кольцевой счетчик, в котором циркулирует одна 1

Для построения n -разрядного самокорректирующегося кольцевого счетчика потребуется $(n - 1)$ -входная схема ИЛИ-НЕ, и такой счетчик входит в нормальное состояние не позднее, чем через $n - 1$ тактов. Основное достоинство кольцевого счетчика с точки зрения его применения состоит в том, что его состояния, выражаемые совокупностью сигналов на выходах триггеров, являются словами кода 1 из n . Это значит, что всегда только один из выходных сигналов триггеров имеет активный уровень. Кроме того, в выходных сигналах кольцевых счетчиков нет паразитных импульсов; сравните этот счетчик со схемой, когда двоичный счетчик дополняется дешифратором (рис. 6.14, 6.15).




Рис. 6.27. Диаграмма состояний для самокорректирующегося кольцевого счетчика

6.2.6. Счетчики Джонсона

У n -разрядного регистра сдвига с инвертором в цепи обратной связи между выходом последнего разряда и входом первого разряда имеется $2n$ состояний. Такая схема носит название *счетчика*

Джонсона. На рис. 6.28 приведена схема n -разрядного счетчика Джонсона, а временные диаграммы, иллюстрирующие работу 4-разрядного счетчика, показаны на рис. 6.29.




Рис. 6.28. Схема n -разрядного счетчика Джонсона




Рис. 6.29. Временные диаграммы работы 4-разрядного счетчика Джонсона

6.2.7. Генераторы псевдослучайных последовательностей

Число нормальных состояний у рассмотренных схем с использованием n -разрядных регистров сдвига было далеко от максимально возможного числа состояний, равного 2^n . Схема на основе n -разрядного регистра сдвига с линейной обратной связью может иметь $2^n - 1$ состояний, то есть почти максимум. Такую схему часто называют генератором последовательности максимальной длины или генератором псевдослучайной последовательности (генератор ПСП).

Генераторы ПСП строятся на основе теории конечных полей, развитой французским математиком Эваристом Галуа (1811–1832). В работе генератора реализуются операции над 2^n элементами в конечном поле.

На рис. 6.30 представлена структура n -разрядного генератора ПСП. На последовательный вход регистра сдвига поступает сум-

ма по модулю 2 битов, содержащихся в некоторых определенных разрядах регистра сдвига. Этой обратной связью определяется последовательность состояний, через которые проходит счетчик. Принято нумеровать разряды так, как показано на рисунке, и считать, что сдвиг происходит в указанном направлении.




Рис. 6. 30. Общая структура генератора ПСП

При сдвиге содержимого регистра вправо в $(n - 1)$ -й разряд (вход D_{IN}) заносится линейная комбинация (взвешенная сумма по модулю 2) значений логических переменных, которые хранились в разрядах регистра на предыдущем шаге. Значения двоичных весовых коэффициентов h_i , $i = n - 1, \dots, 1$, определяют, содержимое каких разрядов учитывается ($h_i = 1$) при формировании сигнала обратной связи, а содержимое каких разрядов игнорируется ($h_i = 0$). Если в какой-либо момент времени хотя бы один из разрядов регистра сдвига содержит 1, то при поступлении сигналов CLOCK на выходе регистра X_0 (а также на любом другом) появится последовательность двоичных символов, отличная от нулевой.

Максимальный возможный период последовательности, генерируемой n -разрядным регистром с линейной обратной связью, равен $2^n - 1$: по мере генерирования выходной последовательности регистр переходит из одного состояния в другое, и период оказывается максимальным, когда последовательно перебираются без повторов все возможные ненулевые состояния регистра, полное число которых равно $2^n - 1$.

Из теории конечных полей Галуа следует, что период последовательности, генерируемой регистром, максимален и равен $2^n - 1$ в том и только в том случае, когда многочлен

$h(x) = x^n + h_{n-1} \cdot x^{n-1} + \dots + h_1 \cdot x + 1$, коэффициенты которого определяют конфигурацию цепи обратной связи, является неприводимым и примитивным. Неприводимость означает, что $h(x)$ не делится ни на какой многочлен степени, меньшей n , кроме многочлена 0-й степени, аналогично тому, как простое число не имеет делителей, кроме 1. Согласно второму условию, многочлен $h(x)$ не должен быть делителем многочлена вида $x^m + 1$ ни при каком $m < 2^n - 1$.

В табл. 6.3 для ряда значений n приведены уравнения, описывающие цепь обратной связи в тех случаях, когда результирующая последовательность оказывается последовательностью максимальной длины. Для каждого значения n больше 3-х существуют и другие уравнения обратной связи, обеспечивающие генерирование последовательностей максимальной длины, причем различным уравнениям соответствуют разные последовательности.

Т а б л и ц а 6.3

Уравнения обратной связи для генераторов ПСП

n	Уравнение обратной связи
2	$X_2 = X_1 \oplus X_0$
3	$X_3 = X_1 \oplus X_0$
4	$X_4 = X_1 \oplus X_0$
5	$X_5 = X_2 \oplus X_0$
6	$X_6 = X_1 \oplus X_0$
7	$X_7 = X_3 \oplus X_0$
8	$X_8 = X_4 \oplus X_3 \oplus X_2 \oplus X_0$
12	$X_{12} = X_6 \oplus X_4 \oplus X_1 \oplus X_0$
16	$X_{16} = X_5 \oplus X_4 \oplus X_3 \oplus X_0$
20	$X_{20} = X_3 \oplus X_0$
24	$X_{24} = X_7 \oplus X_2 \oplus X_1 \oplus X_0$
28	$X_{28} = X_3 \oplus X_0$
32	$X_{32} = X_{22} \oplus X_2 \oplus X_1 \oplus X_0$

Генератор ПСП со структурой, указанной на рис. 6.30 или рис. 6.31, никогда не проходит в цикле через все возможные 2^n со-

На рис. 6.32 (без заштрихованных схем) показана принципиальная схема 3-разрядного генератора ПСП. Последовательность состояний этого генератора приведена в левых трех столбцах табл. 6.4. Начиная с любого ненулевого состояния (в таблице – с состояния 100) генератор проходит через семь состояний, прежде чем он возвращается в исходное состояние.



Рис. 6.32. 3-разрядный генератор ПСП с периодом 2^3

В результате последовательность состояний будет такой, какая указана в трех правых столбцах табл. 6.4. То же самое можно сделать и в случае n -разрядного генератора ПСП: для этого необходимы схема ИСКЛЮЧАЮЩЕЕ ИЛИ и схема ИЛИ-НЕ с $n - 1$ входами, которые должны быть подключены к выходам регистра сдвига, за исключением выхода Q_0 .

Таблица 6.4

Последовательность состояний 3-разрядного генератора ПСП, приведенного на рис. 6.32

Исходная последовательность			Измененная последовательность		
Q2	Q1	Q0	Q2	Q1	Q0
1	0	0	1	0	0
0	1	0	0	1	0
1	0	1	1	0	1
1	1	0	1	1	0
1	1	1	1	1	1
0	1	1	0	1	1
0	0	1	0	0	1
1	0	0	0	0	0
0	1	0	1	0	0
1	0	1	0	1	0


Генератор ПСП переходит из одного состояния в другое не в порядке двоичного счета. Во многих приложениях именно это свойство генераторов ПСП и является их достоинством. Основное применение генераторов ПСП состоит в генерировании тестовых входных сигналов для логических схем. В большинстве случаев *псевдослучайная* последовательность комбинаций, выдаваемых таким генератором, предпочтительнее с точки зрения обнаружения ошибок, нежели последовательность комбинаций, перебираемых в порядке двоичного счета.

При передаче данных генератор ПСП часто является одним из узлов высокоскоростных модемов и сетевых интерфейсов, с помощью которых осуществляется *скремблирование* и *дескремблирование* данных. Достигается это путем пропускания выходного сигнала генератора ПСП и потока данных через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Даже в том случае, когда в данных имеются длинные последовательности нулей и единиц, смешивание их с псевдослучайным выходным сигналом генератора ПСП улучшает баланс передаваемого сигнала по постоянному току (среднее


значение становится близким к нулю при передаче нулей и единиц напряжениями $-U$ и $+U$) и создает достаточно большое число переходов, облегчающих извлечение приемником информации о тактовом сигнале.

а. Контрольные вопросы и задачи


1. Нарисуйте схему 4-разрядного счетчика со сквозным переносом на четырех D-триггерах, не используя другие компоненты.
2. Постройте 4-разрядный счетчик со сквозным переносом, считающий в *обратном* направлении, на четырех D-триггерах, не используя другие компоненты.
3. Воспользовавшись 4-разрядным двоичным счетчиком, схема которого приведена на рис. 6.7, постройте счетчик по модулю 12 с последовательностью счета 3, 4, 5, ..., 13, 14, 3, 4, 5, ...
4. Составьте схему счетчика по модулю 129, используя два 4-разрядных двоичных счетчика (рис. 6.7) и один инвертор.
5. Используя любое количество элементов, изображенных ниже, составить схему синхронного счетчика по модулю 12. Нарисовать временные диаграммы, иллюстрирующие работу счетчика.



6. Изобразите сигналы на выходах Q0, Q1, Q2, Q3. Определить период повторения сигналов. Начальное состояние триггеров 1,0,0,0.



7. Нарисовать сигналы на выходах триггеров. Найти период последовательности на выходе OUT. Начальное состояние триггеров 1,1,1,1,1.



ГЛАВА 7. ДИСКРЕТИЗАЦИЯ АНАЛОГОВЫХ СИГНАЛОВ

7.1. Аналоговые, дискретные и цифровые сигналы

Исходный физический сигнал, как правило, является непрерывной функцией времени. Такие сигналы, определенные во все моменты времени, называют аналоговыми. Последовательность чисел, представляющая сигнал при цифровой обработке, является дискретным рядом и не может полностью соответствовать аналоговому сигналу. Числа, составляющие последовательность, являются значениями сигнала в отдельные (дискретные) моменты времени и называются отсчетами сигнала. Как правило, отсчеты берутся через равные промежутки времени T , называемые периодом дискретизации (или интервалом, шагом дискретизации). Величина, обратная периоду дискретизации, называется *частотой дискретизации*: $f_d = 1/T$. Соответствующая ей круговая частота определяется следующим образом: $\omega_d = 2\pi/T$.

В общем случае представление сигнала набором дискретных отсчетов приводит к потере информации, так как мы не имеем сведений о поведении сигнала в промежутках между отсчетами. Тем не менее, как будет показано далее, имеется класс аналоговых сигналов, для которых не происходит потери информации и которые можно *точно* восстановить по значениям своих дискретных отсчетов.

Процесс преобразования аналогового сигнала в последовательность отсчетов называется *дискретизацией*, а результат такого преобразования – *дискретным сигналом*.

При цифровой обработке сигнала его отсчеты представляются в виде двоичных чисел, имеющих ограниченное число разрядов. Вследствие этого отсчеты могут принимать лишь конечное множество значений, и, следовательно, при представлении сигнала неизбежно происходит его округление. Процесс преобразования отсчетов сигнала в числа называется *квантованием по уровню*. Возникающие при этом ошибки округления называются *ошибками* (или *шумами*) *квантования*.

Итак, сигнал, дискретный во времени, но не квантованный по уровню, называется *дискретным* сигналом, а сигнал, дискретный во времени и квантованный по уровню, называют *цифровым* сигналом. Разницу между аналоговыми, дискретными и цифровыми сигналами иллюстрирует рис. 7.1.




Рис. 7.1. Аналоговый (слева), дискретный (в центре) и цифровой (справа) сигналы

Вычислительные устройства, предназначенные для обработки сигналов, могут оперировать только цифровыми сигналами. Существуют также устройства, построенные в основном на базе аналоговой схемотехники, которые работают с дискретными сигналами, представленными в виде импульсов различной амплитуды или длительности. Чтобы подчеркнуть отсутствие квантования по уровню, такие устройства иногда называют *дискретно-аналоговыми* (ДАУ).

7.2. Аналого-цифровое и цифроаналоговое преобразование

Структура системы цифровой обработки сигналов приведена на рис. 7.2. На вход поступает аналоговый сигнал $u_{\text{вх}}(t)$. Его временная дискретизация и квантование по уровню производятся в *аналого-цифровом преобразователе* (АЦП). Вообще эти два процесса – дискретизация и квантование – являются независимыми друг от друга, но они, как правило, выполняются одним устройством. Выходным сигналом АЦП является последовательность чисел, поступающая в цифровой процессор (ЦП), выполняющий требуемую обработку. Задачей процессора является реализация некоторых математических операций над входными отсчетами; полученные на входе отсчеты и промежуточные результаты могут храниться в памяти процессора для использования в последующих вычислениях. Результатом работы процессора является новая последовательность чисел, представляющих собой отсчеты вы-

ходного сигнала. Аналоговый выходной сигнал $u_{\text{вых}}(t)$ восстанавливается по этой последовательности чисел с помощью *цифро-аналогового преобразователя* (ЦАП). Напряжение на выходе ЦАП имеет ступенчатую форму (как показано на рис. 7.2); при необходимости оно может быть преобразовано в плавно меняющийся выходной сигнал с помощью сглаживающего фильтра нижних частот (ФНЧ).




Рис. 7.2. Структурная схема системы цифровой обработки сигналов

Устройства со структурой, показанной на рис. 7.2, могут иметь самый разнообразный характер. В цифровой форме можно создавать фильтры, анализаторы спектра, нелинейные преобразователи сигналов и многое другое.

7.3. Частота Найквиста

Гармонический сигнал может быть адекватно представлен дискретными отсчетами в том случае, если его частота не превышает половины частоты дискретизации — *частоты Найквиста* $f_N = f_d/2 = 1/(2T)$; $\omega_N = \omega_d/2 = \pi/T$). Происхождение этого ограничения поясняет рис. 7.3. В зависимости от соотношения между частотой дискретизируемого гармонического сигнала и частотой Найквиста возможны три случая.

1. Если частота гармонического сигнала *меньше* частоты Найквиста, дискретные отсчеты позволяют правильно восстановить аналоговый сигнал (рис. 7.3а).
2. Если частота гармонического сигнала *равна* частоте Найквиста, то дискретные отсчеты позволяют восстановить аналоговый гармонический сигнал с той же частотой, но амплитуда и фаза восстановленного сигнала (он показан пунктирной линией) могут быть искажены (рис. 7.3б). В частном случае, ко-

гда выборки попадают на моменты прохождения сигнала через нуль, все дискретные отсчеты синусоиды оказываются равными нулю.

3. Если частота гармонического сигнала *больше* частоты Найквиста, восстановленный по дискретным отсчетам аналоговый сигнал (как и в предыдущем случае, он показан пунктирной линией) будет также гармоническим, но с иной частотой (рис. 7.3с). Данный эффект носит название *появления ложных частот* (*aliasing*).




Рис. 7.3. Дискретизация гармонических сигналов с разной частотой

Эффекты, связанные с дискретизацией периодических процессов, наглядно проявляются при видеосъемке вращающихся объектов (таких, например, как спицы колеса кареты). Из-за недостаточно высокой частоты дискретизации (частоты смены кадров) быстро вращающееся колесо может выглядеть неподвижным либо медленно вращающимся, причем в любую сторону.

7.4. Спектр дискретного сигнала

Преобразование Фурье позволяет вычислить спектральную плотность сигнала, представляющего собой функцию или времени или пространственных координат. Дискретный же сигнал является последовательностью чисел, поэтому для анализа его спектра обычными (аналоговыми) средствами необходимо сопоставить этой последовательности некоторую функцию.

Традиционным способом такого сопоставления является представление отсчетов в виде дельта-функций с соответствующими множителями и задержками. Последовательности отсчетов $\{x(k)\}$ соответствует следующий сигнал:

$$s(t) = \sum_{k=-\infty}^{\infty} x(k) \delta(t-k). \quad (7.1)$$

Преобразование Фурье является линейным, спектр дельта-функции равен единице, а задержка сигнала во времени приводит к умножению спектра на комплексную экспоненту, что позволяет записать спектр дискретного сигнала:

$$\dot{S}(\omega) = \sum_{k=-\infty}^{\infty} x(k) e^{-j\omega k}. \quad (7.2)$$

Из этой формулы видно главное свойство спектра любого дискретного сигнала: спектр является периодическим, и его период в данном случае равен 2π (то есть круговой частоте дискретизации, поскольку, составляя сигнал из дельта-функций, мы выбрали единичный интервал между ними, что дает $\omega_d = 2\pi$):

$$\dot{S}(\omega \pm 2\pi) = \dot{S}(\omega).$$

Следует также обратить внимание на размерность спектральной функции дискретного сигнала: она совпадает с размерностью отсчетов. Это связано с тем, что дельта-функции времени, из которых был составлен сигнал (7.1), имеют размерность частоты.

Формула (7.2) позволяет вычислить спектральную функцию по известным отсчетам $x(k)$. При конечном числе ненулевых отсчетов этот расчет несложен; он может быть выполнен с помощью функции MATLAB `fft`.

Рассмотрим несколько иную задачу. Пусть значения $x(k)$ являются отсчетами аналогового сигнала $s(t)$, взятыми с периодом T : $x(k) = s(kT)$.

Определим, как спектр дискретного сигнала (7.2) связан со спектром аналогового сигнала $S(\omega)$.

Мы рассматриваем дискретизированный сигнал в виде последовательности дельта-функций, взвешенных значениями отсчетов $s(kT)$ аналогового сигнала $s(t)$ (рис. 7.4):

$$s_d(t) = \sum_{k=-\infty}^{\infty} s(kT) \delta(t-kT). \quad (7.3)$$




Рис. 7.4. Дискретизированный сигнал в виде последовательности дельта-функций

Термин *дискретизированный* в данном случае подчеркивает, что последовательность отсчетов получена именно в результате дискретизации аналогового сигнала.

Так как функция $\delta(t - kT)$ равна нулю всюду, кроме момента $t = kT$, можно заменить в выражении (7.3) константы $s(kT)$ на исходный непрерывный сигнал $s(t)$:

$$s_d(t) = s(t) \sum_{k=-\infty}^{\infty} \delta(t - kT). \quad (7.4)$$

Далее заметим, что сумма, входящая в выражение (7.4), является периодическим сигналом, а потому может быть представлена в виде ряда Фурье. Коэффициенты этого ряда равны

$$\dot{C}_n = \frac{1}{T} \int_{-T/2}^{T/2} \delta(t) \cdot e^{-j\omega_n t} dt = \frac{1}{T}. \quad (7.5)$$

В формуле (7.5) было учтено, что в интервал интегрирования $(-T/2, T/2)$ попадает только одна дельта-функция, соответствующая $k = 0$.

Таким образом, периодическая последовательность дельта-функций может быть представлена в виде комплексного ряда Фурье:

$$\sum_{k=-\infty}^{\infty} \delta(t - kT) = \frac{1}{T} \sum_{n=-\infty}^{\infty} e^{j\omega_n t}, \quad (7.6)$$

где $\omega_n = 2\pi n/T$. Подставив (7.6) в (7.4), получим

$$s_d(t) = \frac{s(t)}{T} \sum_{n=-\infty}^{\infty} e^{j\omega_n t} = \frac{1}{T} \sum_{n=-\infty}^{\infty} s(t) e^{j\omega_n t}.$$

Умножение сигнала на $\exp(j\omega_n t)$ соответствует сдвигу спектральной функции на ω_n , поэтому спектр дискретизированного сигнала можно записать следующим образом:

$$\dot{S}_d(\omega) = \frac{1}{T} \sum_{n=-\infty}^{\infty} \dot{S}\left(\omega - \frac{2\pi n}{T}\right). \quad (7.7)$$

Таким образом, спектр дискретизированного сигнала представляет собой бесконечный ряд сдвинутых копий спектра исходного непрерывного сигнала $s(t)$ (рис. 7.5). Расстояние по частоте между соседними копиями спектра равно частоте дискретизации $\omega_d = 2\pi/T$.

Следует также отметить, что из-за наличия в формуле (7.7) множителя $1/T$ спектр дискретизированного сигнала имеет размерность, совпадающую с размерностью сигнала (как уже говорилось, это связано с тем, что функция $\delta(t)$ имеет размерность частоты).




Рис. 7.5. Спектр дискретизированного сигнала

Характер спектра дискретизированного сигнала еще раз демонстрирует частотно-временную дуальность преобразования Фурье:

периодический сигнал $\rightarrow$ дискретный спектр;

периодический спектр $\rightarrow$ дискретный сигнал.

В начале данного раздела мы получили формулу (7.2), позволяющую рассчитать спектр последовательности отсчетов $\{x(k)\}$, никак не связывая эти отсчеты с аналоговым сигналом. Формула (7.7) предполагает, что отсчеты $\{x(k)\}$ получены путем дискретизации аналогового сигнала $s(t)$, и показывает связь между спектрами дискретизированного и аналогового сигналов. Следует подчеркнуть, что эти две формулы дают одинаковый результат.

Отсюда следует еще один важный факт. Соединить отсчеты $\{x(k)\}$ для получения аналогового сигнала можно произвольным образом. В каждом случае аналоговый сигнал будет, разумеется, иметь свой спектр. Однако результат суммирования сдвинутых копий спектров по формуле (7.7) всегда будет одним и тем же, поскольку определяется только значениями дискретных отсчетов $\{x(k)\} = \{s(kT)\}$ и формулой (7.2).

Рис. 7.5 демонстрирует способ восстановления непрерывного сигнала по дискретным отсчетам. Для этого необходимо пропустить дискретный сигнал через идеальный фильтр нижних частот (ФНЧ) с частотой среза, равной половине частоты дискретизации. АЧХ такого фильтра показана на рис. 7.5 пунктиром.

Очевидно, что точное восстановление сигнала возможно, если сдвинутые копии спектра не перекрываются. Из рис. 7.5 видно, что для этого необходимо, чтобы частота дискретизации как минимум в два раза превышала верхнюю граничную частоту в спектре сигнала:

$$\omega_d > 2\omega_h. \quad (7.8)$$

Спектральное представление дискретного сигнала позволяет объяснить появление ложных частот (*aliasing*), речь о которых шла в разделе 7.3. Пусть дискретизации подвергается гармонический сигнал с частотой ω_0 , превышающей частоту Найквиста, но меньшей частоты дискретизации. Спектр такого сигнала показан на рис. 7.6 сверху.




Рис. 7.6. Спектры аналогового (а) и дискретизированного (б) синусоидального сигнала с частотой, превышающей частоту Найквиста

Сдвинутые копии спектра, возникающие при дискретизации, создают попадающие в полосу восстановления (от нуля до частоты Найквиста) спектральные составляющие с частотой $\omega_d - \omega_0$ (рис. 7.6b). Спектры, получающиеся после дискретизации гармонических сигналов с частотами ω_0 и $\omega_d - \omega_0$, оказываются идентичными. Данный рисунок иллюстрирует в частотной области процесс дискретизации гармонического сигнала, показанный ранее на рис. 7.3.

В случае произвольного сигнала, если условие (7.8) не выполняется, сдвинутые копии спектра будут накладываться друг на друга, что приведет к неизбежным искажениям при восстановлении непрерывного сигнала (рис. 7.7).




Рис. 7.7. Перекрытие сдвинутых копий спектра при недостаточно высокой частоте дискретизации

Эти искажения вызваны тем, что спектральные составляющие сигнала с частотами, превышающими частоту Найквиста, равную $\omega_d/2$, не могут быть восстановлены правильно; вместо этого они вызывают наложение *хвостов* соседних сдвинутых копий спектра и появление ложных частот.

Если подлежащий дискретизации сигнал может содержать спектральные составляющие с частотами, превышающими частоту Найквиста, полезно предварительно пропустить его через ФНЧ с частотой среза, равной частоте Найквиста (рис. 7.8). При этом будут потеряны высокочастотные составляющие. Однако в этом случае благодаря отсутствию наложения *хвостов* не произойдет появления ложных частот и диапазон частот $0 \dots \omega_d/2$ будет представлен в дискретном сигнале без искажений. Сохранить высоко-

частотные составляющие можно лишь путем повышения частоты дискретизации.




Рис. 7.8. При дискретизации сигнала, содержащего высокочастотные составляющие (а), полезно пропустить его через ФНЧ (б), чтобы избежать появления ложных частот (с)

7.5. Теорема Котельникова

В начале уже было сформулировано утверждение о том, что некоторые сигналы могут быть без потерь информации представлены своими дискретными отсчетами. Полученное в предыдущем разделе выражение для спектра дискретизированного сигнала позволяет выделить тот класс сигналов, для которых это возможно, и описать способ такого восстановления.

Согласно (7.7), спектр дискретизированного сигнала представляет собой сумму сдвинутых копий спектра исходного сигнала, при этом шаг сдвига равен частоте дискретизации ω_d . Из рис. 7.5 видно, что если в спектре аналогового сигнала не содержится составляющих с частотами, превышающими частоту Найк-

виста ($\omega_d/2$), то сдвинутые копии спектра не будут перекрываться. В этом случае использование идеального ФНЧ с прямоугольной АЧХ позволит выделить исходную (несдвинутую) копию спектра, сосредоточенную в окрестностях нулевой частоты, и, таким образом, в точности восстановить исходный аналоговый сигнал.

АЧХ идеального ФНЧ, восстанавливающего аналоговый сигнал, приведена на рис. 7.9а. Коэффициент передачи в полосе пропускания равен T , а не единице, чтобы компенсировать множитель $1/T$ в формуле (7.7). С помощью обратного преобразования Фурье находится импульсная характеристика фильтра (рис. 7.9б):

$$h(t) = \frac{\sin\left(\pi \frac{t}{T}\right)}{\pi \frac{t}{T}}. \quad (7.9)$$




Рис. 7.9. Амплитудно-частотная (а) и импульсная (б) характеристики идеального восстанавливающего фильтра

Дискретизированный сигнал (7.3) представляет собой сумму дельта-функций. При прохождении такого сигнала через восстанавливающий ФНЧ каждая дельта-функция породит на выходе соответствующим образом сдвинутую и масштабированную копию импульсной характеристики фильтра. Выходной сигнал (в точности соответствующий исходному аналоговому сигналу), таким образом, будет представлять собой сумму сдвинутых и умноженных на отсчеты сигнала копий импульсных характеристик идеального ФНЧ (7.9):

$$s(t) = \sum_{k=-\infty}^{\infty} s(kT) \frac{\sin\left(\pi \frac{t-kT}{T}\right)}{\pi \frac{t-kT}{T}}. \quad (7.10)$$

Подводя итог сказанному, сформулируем *теорему Котельникова*: *любой сигнал $s(t)$, спектр которого не содержит составляющих с частотами выше некоторого значения $\omega_h = 2\pi f_h$, может быть без потерь информации представлен своими дискретными отсчетами $\{s(kT)\}$, взятыми с интервалом T , удовлетворяющим следующему неравенству:*

$$T \leq \frac{1}{2f_h} = \frac{\pi}{\omega_h}. \quad (7.11)$$

Восстановление исходного непрерывного сигнала $s(t)$ по набору его дискретных отсчетов $\{s(kT)\}$ производится согласно формуле (7.10).

В зарубежных источниках данная теорема называется теоремой Найквиста, теоремой Шеннона или теоремой о выборках (*sampling theorem*).

Формула (7.10) представляет собой разложение сигнала $s(t)$ в ряд по системе функций $\{\varphi_k(t)\}$, называемой базисом Котельникова:

$$\varphi_k(t) = \frac{\sin\left(\pi \frac{t-kT}{T}\right)}{\pi \frac{t-kT}{T}}.$$

Формирование непрерывного сигнала по его дискретным отсчетам поясняет рис. 7.10. Пунктиром показаны графики отдельных слагаемых, входящих в формулу (7.10), сплошной линией – восстановленный сигнал.

Рисунок 7.10 наглядно демонстрирует главное свойство сигнала с ограниченным спектром – его бесконечность во времени. Хотя отличны от нуля лишь несколько отсчетов показанного сигнала, аналоговый сигнал имеет бесконечную длительность – между нулевыми отсчетами (на рисунке это отсчеты с номерами $-2, -1, 4, 5, 6$) его значения отличны от нуля. Эти колебания нигде не заканчиваются, хотя их амплитуда стремится к нулю.




Рис. 7.10. Восстановление непрерывного сигнала по его дискретным отсчетам

Иногда можно встретить примерно следующее объяснение сущности теоремы Котельникова: если брать отсчеты достаточно часто, в промежутках между ними сигнал с ограниченным спектром не успеет сильно измениться, и мы сможем точно восстановить его. Такая трактовка является принципиально неправильной.

Когда говорят об ограниченной полосе частот сигнала, имеется в виду спектральная функция сигнала, имеющего бесконечную длительность. При этом мгновенные спектры отдельных фрагментов сигнала могут иметь сколь угодно высокие частоты.

Под мгновенным спектром подразумевается спектральная функция *вырезанного* из сигнала фрагмента конечной длительности.

7.6. Контрольные вопросы и задачи

1. Какой вид имеет спектральная плотность дискретизирующей последовательности в виде δ -функций?
2. В чем заключается причина искажений сигнала на выходе сглаживающего фильтра нижних частот, если его частота среза значительно превосходит частоту дискретизации?

3. Почему представление гармонических аналоговых сигналов с помощью последовательности равноотстоящих отсчетов является неоднозначным?
4. С какой целью сигнал, подлежащий дискретизации, предварительно пропускают через фильтр нижних частот с частотой среза, равной частоте Найквиста?

ГЛАВА 8. МЕТОДЫ ДИСКРЕТИЗАЦИИ СИГНАЛОВ

8.1. Цифроаналоговые преобразователи (ЦАП)

Наиболее распространенными преобразователями числа, представленного в том или ином коде, в напряжение или ток являются параллельные ЦАП; процесс преобразования в них происходит одновременно во всех разрядах с учетом их *веса*. Если на вход такого ЦАП подается число N , представленное в двоичном коде, то выходное напряжение ЦАП равно

$$U_{\text{ЦАП}} = \frac{N}{N_{\text{max}}} U_{\text{max}}, \quad (8.1)$$

где U_{max} – максимальное значение выходного напряжения ЦАП, соответствующее максимальному значению числа N_{max} .

Двоичная запись числа представляется в виде

$$N = a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + \dots + a_1 \cdot 2^1 + a_0 \cdot 2^0, \quad (8.2)$$

где $a_i = 0, 1$.

С учетом того, что максимальное значение числа, содержащего n разрядов, равно $N_{\text{max}} = 2^n - 1$ или, при большом n , $N_{\text{max}} \approx 2^n$, уравнение (8.1) можно преобразовать:

$$U_{\text{ЦАП}} \approx U_{\text{max}} \left(a_{n-1} \cdot 2^{-1} + a_{n-2} \cdot 2^{-2} + \dots + a_1 \cdot 2^{-(n-1)} + a_0 \cdot 2^{-n} \right). \quad (8.3)$$

В этом случае выходной сигнал ЦАП состоит из n слагаемых, каждое из которых имеет свой вес или, точнее, коэффициент деления, определяемый номером данного разряда:

$$U_{\text{АПЧ}} = U_{\text{max}} \sum_{i=0}^{n-1} a_i \cdot 2^{-(n-i)}. \quad (8.4)$$

Если число содержит знаковый разряд a_n , в соответствии со значением которого должна меняться полярность выходного напряжения ЦАП, то

$$U_{\text{АПЧ}} = (-1)^{a_n} \cdot U_{\text{max}} \sum_{i=0}^{n-1} a_i \cdot 2^{-(n-i)}. \quad (8.5)$$

Полученные общие формулы справедливы для всех типов ЦАП, однако они наиболее ясно отражены в схемах параллельных ЦАП. Эти виды ЦАП имеют две основные разновидности: построенные на матрице резисторов с весовыми сопротивлениями и

построенные на матрице резисторов с двумя номиналами сопротивлений, которую часто называют матрицей $R\text{--}2R$.

В первом случае весовые сопротивления выбираются так, чтобы непосредственно реализовать весовые коэффициенты при слагаемых уравнения (8.3), то есть чтобы они были равны $R \cdot 2^{n-i}$. На рис. 8.1 приведена схема такого ЦАП. Входной код поступает на разрядные триггеры $T_0, T_1, \dots, T_{n-1}$, управляющие ключами ЦАП. Так как входной код может существовать в течение сравнительно малого отрезка времени, то триггеры необходимы для запоминания и хранения входного кода на время преобразования или использования выходного напряжения ЦАП.




Рис. 8.1. Схема ЦАП с матрицей резисторов, имеющих сопротивления $R \cdot 2^{n-i}$

Триггеры управляют двухпозиционными ключами в разрядах ЦАП. Если в i -м разряде кода присутствует 1, то ключ K_i подсоединит резистор с сопротивлением $R \cdot 2^{n-i}$ к входу операционного усилителя; если же в данном разряде кода будет 0, то ключ подсоединит этот резистор к земле.

Если считать операционный усилитель идеальным, то при наличии отрицательной обратной связи входное сопротивление по инвертирующему входу равно нулю. Ключи в этом случае являются распределителями тока между почти эквипотенциальными точками. Это исключает наличие переходных процессов в резисторной схеме во время переключений и приводит к повышению быстродействия ЦАП. Кроме того, в этом случае ток, потребляемый резисторной матрицей от источника опорного напряжения $U_{\text{оп}}$, не зависит от значения числа. Этот факт положительно сказывается на стабильности источника опорного напряжения.

Ток, втекающий в усилитель (протекающий по резистору R), определяется следующим выражением:

$$I = \sum_{i=0}^{n-1} \frac{U_{\text{оп}} \cdot a_i}{R \cdot 2^{n-i}} = \frac{U_{\text{оп}}}{R} \cdot \sum_{i=0}^{n-1} \frac{a_i}{2^{n-i}}, \quad (8.6)$$

а выходное напряжение ЦАП $U_{\text{ЦАП}} = -IR$, то есть

$$U_{\text{ЦАП}} = -U_{\text{оп}} \cdot \sum_{i=0}^{n-1} \frac{a_i}{2^{n-i}}. \quad (8.7)$$

Недостатком преобразователей с весовыми резисторами является необходимость подбора сопротивлений резисторов с различными номиналами; при этом номиналы сопротивлений в младшем и старшем разрядах различаются в 2^n раз и должны быть выдержаны с высокой точностью. Это создает определенные трудности, особенно при реализации ЦАП средствами интегральной технологии.

Схема ЦАП с матрицей типа $R - 2R$ состоит из n одинаковых ветвей (рис. 8.2).

Здесь так же, как и в предыдущей схеме, ключи переключают токи. Несложно показать, что ток, протекающий по резистору $2R$ в i -м разряде, равен

$$I_i = \frac{U_{\text{оп}} \cdot a_i}{2R \cdot 2^{n-i-1}},$$

а полный ток

$$I = \sum_{i=0}^{n-1} \frac{U_{\text{оп}} \cdot a_i}{2R \cdot 2^{n-i-1}}.$$

Отсюда следует, что напряжение на выходе ЦАП равно

$$U_{\text{ЦАП}} = -\frac{U_{\text{оп}}}{2} \cdot \sum_{i=0}^{n-1} \frac{a_i}{2^{n-i-1}}. \quad (8.8)$$




Рис. 8.2. Схема ЦАП с матрицей резисторов $R-2R$.

Большим преимуществом этого типа ЦАП является использование резисторов только двух номиналов, что сильно упрощает задачу создания матрицы резисторов в интегральном исполнении. Именно по этой причине данный тип ЦАП стал в настоящее время основным.

Через резисторы $2R$ матрицы текут соответствующие постоянные токи I_i , а ключи коммутируют эти токи между землей и входом усилителя. Так как для установившегося режима потенциал на входе ОУ близок к потенциалу земли, то отсюда следует, что быстродействие преобразователя будет зависеть не от постоянных времени в матрице резисторов, определяемой сопротивле-

ниями резисторов и паразитными емкостями, а от полосы пропускания усилителя. Если ОУ имеет достаточно высокую максимальную скорость нарастания сигнала, то время преобразования определяется только временем переключения ключей в разрядах, что составляет доли микросекунды. При этом токи в матрице остаются неизменными в силу близости потенциала на инвертирующем входе ОУ к потенциалу земли.

Наиболее острыми проблемами, возникающими при создании таких ЦАП, являются обеспечение высокой точности и скорости преобразования. Если считать, что ОУ идеален и не вносит погрешностей в процесс преобразования, то, очевидно, что источниками погрешностей являются неточности в подборе сопротивлений и остаточные напряжения (или паразитные ЭДС) в ключах K_i .

8.2. Аналого-цифровые преобразователи (АЦП)

Процесс аналого-цифрового преобразования состоит из многократного сравнения входного аналогового сигнала с набором эталонных сигналов. Основным признаком классификации АЦП является алгоритм его работы, который отражает набор операций, посредством которых устанавливается численное соответствие между аналоговой величиной, поданной на вход АЦП, и выбранными эталонными мерами. Наибольшее распространение получили три метода преобразования:

- метод последовательного счета;
- метод поразрядного уравнивания;
- метод параллельного преобразования (метод считывания).

8.2.1. Аналого-цифровые преобразователи, действующие по методу последовательного счета

Метод последовательного счета предполагает уравнивание входной аналоговой величины суммой одинаковых минимальных эталонов, называемых *квантами*. Момент равенства входной величины и суммы эталонов определяется сравнивающим устройством (компаратором). Результат преобразования характеризуется числом квантов, использованных при преобразовании. Это число представлено в виде последовательности импульсов напряжения. С помощью двоичного счетчика результат преобразования переводится в двоичное число. При классическом

исполнении этого метода необходим всего один эталон, равный кванту, причем этот эталон используется многократно при уравнивании входной аналоговой величины.

Последовательный АЦП со ступенчатым изменением напряжения. В чистом виде метод последовательного счета использован в схеме АЦП со ступенчато изменяемым напряжением. Этот преобразователь является типичным примером последовательных АЦП (рис. 8.3).




Рис. 8.3. Аналого-цифровой преобразователь со ступенчатым напряжением и временные диаграммы, иллюстрирующие его работу

Импульс начала цикла преобразования, называемый импульсом запуска, поступая на вход S RS-защелки, записывает в нее 1. Благодаря этому сигналы с генератора тактовых импульсов ГТИ поступают на счетчик. Так как выходы разрядов счетчика соеди-

нены с входами ЦАП, напряжение на выходе ЦАП $U_{\text{ЦАП}}$ увеличивается по ступенчатому закону, причем ступень равна кванту, т. е. соответствует единице младшего разряда. Величина кванта определяется величиной напряжения, поступающего от источника опорного напряжения (ИОН). Напряжение $U_{\text{ЦАП}}$ будет увеличиваться линейно до момента срабатывания компаратора. Появление сигнала на выходе компаратора при $U_{\text{ЦАП}} \geq U_x$ переводит RS-зашелку в состояние 0, что препятствует прохождению импульсов от ГТИ через логический элемент И. Число N_x , соответствующее состоянию разрядов счетчика, будет пропорционально входному напряжению U_x .

Время преобразования АЦП этого типа является переменным и определяется входным напряжением. Его максимальное значение соответствует максимальному входному напряжению и при числе двоичных разрядов счетчика n и периоде следования импульсов ГТИ $t_{\text{ГТИ}}$ равно $t_{\text{ПРmax}} = (2^n - 1)t_{\text{ГТИ}}$. При большом числе

разрядов счетчика время преобразования может оказаться достаточно большим. В связи с этим основные области применения АЦП последовательного счета – цифровые вольтметры постоянного тока и цифровые системы, предназначенные для работы с постоянными и медленно изменяющимися напряжениями.

Следящий АЦП. Рассмотренный АЦП со ступенчатым напряжением легко превратить в преобразователь следящего типа. Для этого необходимо заменить суммирующий счетчик на реверсивный и использовать выход компаратора для управления направлением счета (рис. 8.4).

При неизменном входном напряжении в установившемся режиме число на выходе АЦП колеблется вокруг среднего значения с точностью до единицы младшего разряда, как это имеет место в любой дискретной следящей системе. Если в этом состоянии динамического равновесия входной сигнал начнет изменяться, то число на выходе АЦП будет отслеживать его с погрешностью, равной единице младшего разряда, при выполнении условия $h \leq U'_x(t) \cdot t_{\text{сч}}$, где $U'_x(t)$ – скорость изменения входного напряжения, h – шаг квантования.




Рис. 8.4. АЦП следящего типа: а) структурная схема; б) временные диаграммы, поясняющие его работу

Это соотношение определяет погрешность АЦП следящего типа, а период тактовых сигналов $t_{сч}$ является его апертурным временем. Таким образом, период тактовых сигналов, характеризующий быстродействие, необходимо выбирать исходя, с одной стороны, из допустимого значения апертурной погрешности для заданного входного сигнала, а с другой стороны, из обеспечения срабатывания всех цифровых устройств, компаратора и установления переходных процессов на выходе ЦАП с погрешностью, составляющей определенную часть единицы младшего разряда.

АЦП с двухтактным интегрированием. Недостатком рассмотренных АЦП является относительно низкая помехоустойчивость, что ограничивает его разрешающую способность, как правило, на уровне 8...10 разрядов. От этого недостатка в значительной мере свободны АЦП, использующие в процессе преобразования операцию интегрирования входного сигнала за фиксированный интервал времени.

Одним из наиболее распространенных вариантов преобразователей такого типа является АЦП с двухтактным интегрированием, схема которого приведена на рис. 8.5.




Рис. 8.5. АЦП с двухтактным интегрированием: а) структурная схема, б) временные диаграммы, поясняющие работу АЦП

Полный цикл его работы состоит из двух тактов. В первом такте с помощью аналогового интегратора происходит интегрирование входного напряжения за фиксированный интервал времени $T = N_{\max} t_{\text{сч}}$, где $N_{\max}$ – емкость счетчика, определяющая разрешающую способность АЦП. К моменту окончания интегрирования выходное напряжение равно

$$U_1(T) = -\frac{1}{RC} \int_0^T U_x(t) dt = -\frac{\overline{U_x} T}{RC}, \quad (8.9)$$

где $\overline{U_x}$ – среднее значение входного напряжения за время T .

Во втором такте происходит разряд конденсатора от источника опорного напряжения (ИОН) $U_{\text{оп}}$, полярность которого противоположна полярности входного напряжения. Напряжение $U_{\text{оп}}$ подключается к интегратору с помощью переключателя K . Этот процесс продолжается до тех пор, пока напряжение на конденсаторе не станет равным нулю (рис. 8.5б), что фиксируется компаратором СУ. В результате время разряда конденсатора равно

$$t = \frac{\overline{U_x}}{U_{\text{оп}}} T. \quad (8.10)$$

Это время является переменным, зависящим от величины $\overline{U_x}$, и его последующее измерение путем подсчета числа импульсов от ГТИ, следующих с периодом $t_{сч}$, позволяет получить цифровой эквивалент $\overline{U_x}$:

$$N_x = \frac{\overline{U_x}}{U_{оп}} N_{max}. \quad (8.11)$$

Благодаря процедуре двойного интегрирования, этот тип АЦП приобретает важные свойства.

Во-первых, интегрирование входного сигнала приводит к его усреднению и сглаживанию всех быстрых по сравнению с временем интегрирования помех, наводок и шумов. Интегрирование сигнала за время T эквивалентно его фильтрации с помощью цифрового фильтра низких частот. Характеристика такого фильтра позволяет подавить различные частотные составляющие, присутствующие на входе интегратора. В частности, если выбрать интервал интегрирования T кратным периоду частоты питающей сети, например, 50 Гц, то на этой частоте будут полностью подавляться наводки, проходящие по цепям питания и являющиеся одним из факторов, ограничивающих точность АЦП.

Во-вторых, интегрирование входного сигнала приводит к уменьшению динамических погрешностей АЦП, связанных с изменением сигнала в процессе преобразования.

8.2.2. АЦП поразрядного уравнивания

Преобразователь этого типа является наиболее распространенным вариантом аналого-цифровых преобразователей. В основе работы этого класса преобразователей лежит принцип дихотомии. Входная величина последовательно сравнивается с суммой эталонов, имеющих значение 2^i квантов, где $i = n - 1, n - 2, \dots, 2, 1, 0$ (n – число двоичных разрядов числа, которым представлен результат преобразования). Таким образом, два соседних эталона отличаются в 2 раза по значению. Уравнивание входной величины начинается с эталона напряжения, имеющего максимальное значение. Сравнивающее устройство выполняет сравнение этого эталона с величиной входного сигнала. В зависимости от результата сравнения определяется цифра старшего разряда двоичного числа, остающегося в АЦП. Если эталон больше входной

величины, то в старшем разряде числа ставится 0 и далее производится сравнение входного сигнала со следующим эталоном в 2 раза меньшего значения. Если же первый эталон меньше (или равен) величины входного сигнала, то в старшем разряде двоичного числа ставится 1 и дальше производится уравнивание разности напряжения входного сигнала и напряжения первого эталона. Аналогичные действия производятся для всех используемых эталонов. Следовательно, после окончания процесса преобразования входная величина будет уравновешена суммой тех эталонов, у которых в соответствующих им разрядах двоичного числа стоят единицы. Сравнение входной величины и суммы эталонов производится с помощью одного сравнивающего устройства. Это позволяет для n -разрядного АЦП выполнить весь процесс преобразования за n последовательных шагов приближения (итераций) вместо $2^n - 1$ при использовании единичных приближений и получить существенный выигрыш в быстродействии. Так, уже при $n = 10$ этот выигрыш достигает двух порядков и позволяет получить с помощью таких АЦП в зависимости от числа используемых разрядов до 10^6 – 10^7 преобразований в секунду. В то же время статическая погрешность этого типа преобразователей, определяемая в основном используемым в нем ЦАП, может быть очень малой, что позволяет реализовать разрешающую способность до 16 двоичных разрядов.

На рис. 8.6 приведена структурная схема АЦП поразрядного уравнивания. Основным блоком АЦП поразрядного уравнивания является регистр последовательных приближений (РПП).

Алгоритм работы РПП. В результате начальной установки при поступлении на вход S сигнала *Запуск* старший разряд регистра устанавливается в состояние 1 [$Q(n - 1) = 1$], а остальные разряды в состояние 0. Пока сигнал на входе $S = 1$, схема не чувствительна к сигналам, поступающим от ГТИ на вход C , и остается в указанном состоянии.

После того как сигнал на входе S примет значение 0, начинается продвижение единичного значения в сторону младших разрядов. Тот разряд, в котором в начале очередного такта находится *продвигаемое единичное значение*, чувствителен к записи логического сигнала, имеющегося на входе D , и в нем устанавливается то значение, которое имеется на входе D в момент перехода сиг-

нала на входе S из 0 в 1; остальные разряды регистра в это время нечувствительны к данным, имеющимся на входе D . Поочередная запись данных со входа D заканчивается по прошествии n тактов ГТИ, то есть когда произойдет запись в нулевой разряд регистра. До тех пор пока сигнал на входе S остается равным 0, во всех разрядах регистра сохраняются состояния, полученные в результате записи данных. Чтобы возобновить работу схемы, необходимо на некоторое время подать на вход S сигнал активного уровня, то есть 1.




Рис. 8.6. Структурная схема АЦП поразрядного уравнивания

Когда РПП находится в исходном состоянии ($Q(n-1) = 1$, $Q(n-2) = \dots = Q_1 = Q_0 = 0$), напряжение на выходе цифроаналогового преобразователя $U_{ЦАП} = U_{\max}/2$. Если значение преобразуемого напряжения U_x находится ниже середины диапазона $(0, U_{\max})$, то напряжение на выходе сравнивающего устройства $U_{Cy} = 0$, и это значение сохранится в $(n-1)$ -м разряде РПП в первом периоде тактового сигнала после установления $S = 0$. При этом произойдет переключение напряжения на $(n-1)$ -м входе резисторной матрицы $R-2R$ в ЦАП; в противном случае в $(n-1)$ -м разряде останется 1, и переключения напряжения на $(n-1)$ -м входе резисторной матрицы $R-2R$ не произойдет. В то же время, когда определяется, какое значение должно остаться в $(n-1)$ -м разряде,

примет единичное значение сигнал на выходе $(n - 2)$ -го разряда РПП, что соответствует добавлению в $U_{\text{ЦАП}}$ напряжения, равного $U_{\text{max}}/4$. В зависимости от соотношения между U_x и вновь возникающим значением $U_{\text{ЦАП}}$ в очередном периоде тактового сигнала в $(n - 2)$ -м разряде РПП сохранится 1 или запишется 0; в последнем случае произойдет удаление из $U_{\text{ЦАП}}$ составляющей, равной $U_{\text{max}}/4$. Затем эта процедура с первоначальным присвоением единичного значения и последующей записью значения, возникающего на выходе СУ, выполняется для последующих разрядов $(n - 2), \dots, 1, 0$. Можно сказать, что на i -м шаге ($i = 1, \dots, n$) решается вопрос о том, какому из двух соседних интервалов размером $U_{\text{max}}/2^i$ принадлежит значение U_x , причем границы задаются результатом выполнения предыдущих шагов и единичным значением разряда, о котором идет речь на данном шаге. По окончании преобразования на выходе ЦАП возникает *ближайший снизу* к U_x уровень напряжения, а на выходах РПП оказывается записанным его двоичное число.

На рис. 8.7 приведены временные диаграммы, поясняющие работу 4-разрядного АЦП поразрядного уравнивания. В первом цикле работы АЦП (после окончания первого сигнала *Запуск*) преобразуемое напряжение $U_x = 9.5$ единиц эталона, а во втором цикле $U_x = 6.5$ единиц эталона.




Рис. 8.7. Временные диаграммы работы 4-разрядного АЦП поразрядного уравнивания

8.2.3. АЦП параллельного преобразования

В АЦП параллельного преобразования (метод считывания) используется набор из $2^n - 1$ эталонов. Младший эталон равен одному кванту, следующий – двум квантам и старший – $(2^n - 1)$ квантам. Так как при этом методе преобразования входное напряжение одновременно сравнивается со всеми эталонами, то для осуществления такого сравнения необходимо столько сравнивающих устройств, сколько эталонов имеется в наборе, то есть $2^n - 1$. Результат преобразования фиксируется по числу сравнивающих устройств, зафиксировавших равенство или превышение входной величины по отношению к данному эталону. Отсюда следует, что непосредственным результатом преобразования является так называемый единичный (унитарный) код в виде единичных сигналов на выходах тех сравнивающих устройств, для которых выполнено указанное выше условие.

Полученный единичный код поступает на $2^n - 1$ входов приоритетного шифратора, который преобразует этот код в n -разрядное двоичное число. Полученное двоичное число, как правило, сохраняется в n -разрядном регистре.

На рис. 8.8 приведена схема 3-разрядного параллельного АЦП. Благодаря одновременной работе компараторов параллельный АЦП является самым быстрым. Например, восьмиразрядный преобразователь MAX108 позволяет получить 1.5 млрд отсчетов в секунду при времени задержки прохождения сигнала не более 2,2 нс. Недостатком этой схемы является высокая сложность, что приводит к высокой стоимости (сотни долларов США) и значительной потребляемой мощности. Интегральная схема MAX108, например, потребляет мощность более 5 Вт.

Интересной разновидностью параллельного АЦП является 10-разрядный аналого-цифровой преобразователь AD9060. В этом АЦП имеется 512 компараторов, с помощью которых получают 9 старших разрядов. Значение младшего разряда определяется уникальной схемой интерполяции сигналов соседних компараторов.




Рис. 8.8. Схема 3-разрядного параллельного АЦП

8.2.4. Сигма-дельта АЦП

АЦП двойного (двухтактного) интегрирования имеют ряд недостатков. Во-первых, нелинейность амплитудной характеристики операционного усилителя, на котором выполняют интегратор, заметным образом сказывается на интегральной нелинейности характеристики АЦП высокого разрешения. Для уменьшения влияния этого фактора АЦП изготавливают многотактными. Например, 13-разрядный АЦП AD7550 выполняет преобразование в четыре такта. Другим недостатком этих АЦП является то обстоятельство, что интегрирование входного сигнала занимает в

цикле преобразования лишь часть времени. Значительную часть времени преобразователь отключен от входного сигнала. Это не позволяет усреднять входной сигнал в течение всего времени, что ухудшает помехоустойчивость интегрирующего АЦП. В-третьих, АЦП многотактного интегрирования должен быть снабжен довольно большим количеством внешних резисторов и конденсаторов с высококачественным диэлектриком, что значительно увеличивает объем преобразователя на плате и, как следствие, усиливает влияние помех.

Эти недостатки во многом устранены в сигма-дельта АЦП. Своим названием эти преобразователи обязаны наличием в них двух блоков: сумматора (фактически выполняющего вычитание, обозначение операции – Δ) и интегратора (обозначение операции – Σ). Одним из принципов, заложенных в такие преобразователи, является усреднение результатов измерения на большом интервале времени, что позволяет уменьшить погрешность, вносимую шумами, а следовательно, увеличить разрешающую способность.

Основные узлы АЦП – это сигма-дельта модулятор и цифровой фильтр. Схема n -разрядного сигма-дельта модулятора первого порядка приведена на рис. 8.9. Работа модулятора основана на вычитании из входного сигнала $U_{вх}(t)$ сигнала $U_{ЦАП}(t)$ с выхода ЦАП, полученного на предыдущем такте работы схемы. Полученная разность интегрируется, а затем преобразуется в код параллельным АЦП невысокой разрядности. Последовательность кодов поступает на цифровой фильтр нижних частот (на рисунке не показан).




Рис. 8.9. Структурная схема сигма-дельта модулятора

Порядок модулятора определяется числом интеграторов и сумматоров в его схеме. Сигма-дельта модуляторы N -го порядка содержат N сумматоров, N интеграторов и обеспечивают большее соотношение сигнал/шум при той же частоте отсчетов, чем модуляторы первого порядка. Примерами сигма-дельта модуляторов высокого порядка являются одноканальный AD7720 седьмого порядка и двухканальный ADMOD79 пятого порядка.




Рис. 8.10. Структурная схема сигма-дельта АЦП

Наиболее широко в составе интегральных микросхем используются однобитные сигма-дельта модуляторы, в которых в качестве АЦП используется компаратор (СУ), а в качестве ЦАП – аналоговый коммутатор (рис. 8.10). Принцип действия пояснен в табл. 8.1 и на рис. 8.11 на примере преобразования входного сигнала, равного 0,6 В, при $U_{оп} = 1$ В. Пусть постоянная времени интегрирования интегратора численно равна периоду тактовых импульсов. В нулевом периоде выходное напряжение интегратора сбрасывается в нуль. На выходе ЦАП также устанавливается нулевое напряжение. Затем схема проходит через показанную в табл. 8.1 последовательность состояний.

В тактовые периоды 2 и 7 состояния системы идентичны, так как при неизменном входном сигнале $U_{вх} = 0,6$ В цикл работы занимает пять тактовых периодов. Усреднение выходного сигнала ЦАП за цикл действительно дает величину напряжения 0,6 В:

$$(1 - 1 + 1 + 1 + 1)/5 = 0,6.$$

Для формирования выходного кода такого преобразователя необходимо каким-либо образом преобразовать последовательность бит на выходе компаратора в виде унитарного кода в последовательный или параллельный двоичный код. В простейшем случае это можно сделать с помощью двоичного счетчика.

Таблица 8.1

$U_{ВХ}=0,6 В$					$U_{ВХ}=0 В$				
N такта	$U_{\Sigma}, В$	$U_{и}, В$	$U_{КОМ}, бит$	$U_{ЦАП}, В$	N такта	$U_{\Sigma}, В$	$U_{и}, В$	$U_{КОМ}, бит$	$U_{ЦАП}, В$
1	0,6	0,6	1	1	1	1	1	1	1
2	-0,4	0,2	1	1	2	-1	0	0	-1
3	-0,4	-0,2	0	-1	3	1	1	1	1
4	1,6	1,4	1	1	4	-1	0	0	-1
5	-0,4	1,0	1	1	5	1	1	1	1
6	-0,4	0,6	1	1	6	-1	0	0	-1
7	-0,4	0,2	1	1	7	1	1	1	1
8	-0,4	-0,2	0	-1	8	-1	0	0	-1
9	1,6	1,4	1	1	9	1	1	1	1
10	-0,4	1,0	1	1	10	-1	0	0	-1
11	-0,4	0,6	1	1	11	1	1	1	1
12	-0,4	0,2	1	1	12	-1	0	0	-1
13	-0,4	-0,2	0	-1	13	1	1	1	1
14	1,6	1,4	1	1	14	-1	0	0	-1
15	-0,4	1,0	1	1	15	1	1	1	1
16	-0,4	0,6	1	1	16	-1	0	0	-1




Рис. 8.11. Временные диаграммы, иллюстрирующие работу сигма-дельта АЦП

Возьмем в нашем примере 4-разрядный счетчик. Подсчет бит на выходе компаратора за 16-тактный цикл дает число 13. Несложно увидеть, что при $U_{\text{вх}} = 1$ В на выходе компаратора всегда будет единица, что дает за цикл число 16, т.е. переполнение счетчика. При $U_{\text{вх}} = -1$ В на выходе компаратора всегда будет нуль, что дает равное нулю содержимое счетчика в конце цикла. В случае если $U_{\text{вх}} = 0$, то, как это видно из табл. 8.1, результат счета за цикл составит 8_{10} или 1000_2 . Это значит, что выходное число АЦП представляется в смещенном коде. В рассмотренном примере верхняя граница полной шкалы составит 1111_2 или $+7_{10}$, а нижняя – 0000_2 или -8_{10} . При $U_{\text{вх}} = 0,6$ В, как это видно из левой половины табл. 1, содержимое счетчика составит 13_{10} в смещенном коде, что соответствует $+5$. Учитывая, что $+8$ соответствует $U_{\text{вх}} = 1$ В, найдем

$$5 \times 1/8 = 0,625 > 0,6 \text{ В.}$$

При использовании двоичного счетчика в качестве преобразователя потока битов, поступающих с выхода D-триггера, необходимо выделять фиксированный цикл преобразования, длительность которого равна произведению $K_{\text{сч}} f_{\text{CLK}}$. После его окончания должно производиться считывание результата, например, с помощью регистра-защелки, и обнуление счетчика. В этом случае с точки зрения помехоподавляющих свойств сигма-дельта АЦП близки к АЦП многотактного интегрирования. Более эффективно с этой точки зрения применение в сигма-дельта АЦП цифровых фильтров с конечной длительностью переходных процессов.

В сигма-дельта АЦП обычно применяются цифровые фильтры с амплитудно-частотной характеристикой (АЧХ) вида $(\sin x/x)^3$. Передаточная функция такого фильтра в z -области определяется выражением

$$W(z) = \left[\frac{1 - z^{-M}}{M(1 - z^{-1})} \right]^3,$$

где M – целое число, которое задается программно и равно отношению тактовой частоты модулятора к частоте отсчетов фильтра. Частота отсчетов – это частота, с которой обновляются данные на выходе фильтра. Например, для АЦП AD7714 это число может принимать значения от 19 до 4000. Частотная характеристика фильтра имеет вид

$$H(f) = \left[\frac{\sin(M\pi f / f_{\text{CLK}})}{M \sin(\pi f / f_{\text{CLK}})} \right]^3.$$

На рис. 8.12 приведен график амплитудно-частотной характеристики цифрового фильтра, построенной согласно приведенному выше выражению при $f_{\text{CLK}} = 38,4$ кГц и $M = 192$, что дает значение частоты отсчетов, совпадающей с первой частотой режекции фильтра АЦП, $f_{\text{отсч}} = 50$ Гц. Сравнение этой АЧХ с АЧХ коэффициента подавления помех АЦП с двукратным интегрированием показывает значительно лучшие помехоподавляющие свойства сигма-дельта АЦП.

В то же время применение цифрового фильтра нижних частот в составе сигма-дельта АЦП вместо счетчика вызывает переходные процессы при изменении входного напряжения. Время установления цифровых фильтров конечно и составляет для фильтра вида $(\sin x/x)^3$ четыре периода частоты отсчетов, а при начальном обнулении фильтра – три периода. Это снижает быстродействие систем сбора данных на основе сигма-дельта АЦП. Поэтому выпускаются ИМС, например AD7730 и AD7731, оснащенные сложным цифровым фильтром, обеспечивающие время установления 1 мс при сохранении эффективной разрядности не ниже 13 бит (так называемый *Fast-Step* режим). Обычно цифровой фильтр изготавливается на том же кристалле, что и модулятор.




Рис. 8.12. Амплитудно-частотная характеристика цифрового фильтра

Сравнение сигма-дельта АЦП с АЦП двухтактного интегрирования показывает значительные преимущества первых. Прежде всего линейность характеристики преобразования сигма-дельта АЦП выше, чем у АЦП многотактного интегрирования равной стоимости. Это объясняется тем, что интегратор сигма-дельта АЦП работает в значительно более узком динамическом диапазоне, и нелинейность переходной характеристики усилителя, на котором построен интегратор, сказывается значительно меньше. Емкость конденсатора интегратора у сигма-дельта АЦП значительно меньше (десятки пикофарад), так что этот конденсатор может быть изготовлен прямо на кристалле ИМС. Как следствие, сигма-дельта АЦП практически не имеет внешних элементов, что существенно сокращает занимаемую им площадь и снижает уровень шумов. В результате, например, 24-разрядный сигма-дельта АЦП AD7714 изготавливается в виде однокристалльной ИМС в 24-выводном корпусе, потребляет 3 мВт мощности, а 18-разрядный АЦП восьмитактного интегрирования HI-7159 потребляет 75 мВт. Кроме того, сигма-дельта АЦП дает правильный результат через 3-4 отсчета после скачкообразного изменения входного сигнала, что при величине первой частоты режекции, равной 50 Гц, и 20-разрядном разрешении составляет 60 – 80 мс, а минимальное время преобразования АЦП HI-7159 для 18-разрядного разрешения и той же частоты режекции составляет 140 мс.

8.3. Устройства выборки и хранения (УВХ)

Устройства выборки и хранения необходимы для уменьшения динамических погрешностей, возникающих при дискретизации изменяющихся во времени непрерывных сигналов. Их работа основана на принципе фиксации мгновенного значения сигнала на время, необходимое для последующего преобразования в АЦП. В большинстве случаев для этого используют различные сочетания накопительного конденсатора, аналоговых ключей и усилительных каскадов. Безусловным достижением последних лет является разработка полностью интегральных микросхем выборки и хранения.

В устройствах выборки и хранения осуществляется переход от непрерывной функции $U(t)$ к последовательности аналоговых зна-

чений $\{U(t_n)\}$ ($n = 1, 2, \dots$), квантование выборочных значений происходит в АЦП. В цифровых устройствах сначала осуществляется дискретизация исходного сигнала, а уже затем его квантование и запоминание выборочных значений в цифровой форме.

Наибольшее распространение получили устройства, использующие прямоугольные стробирующие импульсы постоянной длительности, что эквивалентно применению достаточно быстродействующих ключей, времена включения и выключения которых не зависят от входного сигнала. Механизм образования отсчетов в таких устройствах связан, как правило, с использованием малой постоянной времени эквивалентной RC_n -цепи по сравнению с длительностью стробирующего импульса $t_{стр}$ ($\eta = t_{стр}/RC_n \gg 1$)

и привязки отсчета (в виде напряжения на накопительном конденсаторе) к моменту окончания этого импульса (рис. 8.13). В качестве ключей можно использовать ключи, описанные в 3.4.

Чтобы постоянная времени RC_n была мала и не зависела от сопротивления источника сигнала $R_{ист}$ на входе УВХ включают повторитель, обладающий малым выходным сопротивлением. Для исключения влияния входного сопротивления АЦП на разряд конденсатора на выходе УВХ включают повторитель, выполненный на широкополосном операционном усилителе, обладающий высоким входным сопротивлением.




Рис. 8.13. Схема выборки и хранения, использующая прямоугольные стробирующие импульсы: а) эквивалентная схема, б) временные диаграммы, поясняющие ее работу при $t_{стр}/RC_n \gg 1$

Коэффициент передачи рассматриваемого устройства в режиме выборки имеет вид

$$\frac{u_{out}}{u_{in}} = \frac{1}{1 + j(f/f_0)}, \quad (8.12)$$

где $f_0 = 1/2\pi RC_n$, где R – выходное сопротивление повторителя.

Зависимость от частоты приводит к возникновению погрешности коэффициента передачи, равной

$$1 - \frac{u_{out}}{u_{in}} = \frac{-j(f/f_0)}{1 + j(f/f_0)}. \quad (8.13)$$


Как следует из выражения (8.13), при $RC_n = 160$ нс ($f_0 = 1$ МГц) уже на частоте $f = 10$ кГц погрешность в передаче амплитуды синусоидального сигнала составляет 1%. При изменении частоты до 100 кГц эта погрешность увеличивается до 10%. Данная погрешность является одной из составляющих динамической погрешности устройств выборки и хранения.

Для идеальных аналоговых ключей эта составляющая динамической погрешности будет единственной. Однако реальные аналоговые ключи вносят в процесс образования выборочных значений сигнала дополнительные погрешности. Это в первую очередь апертурная погрешность, имеющая принципиальное значение для процесса дискретизации. Апертурным временем называют временной интервал, характеризующий неопределенность момента преобразования входного аналогового сигнала. Неопределенность выражается в том, что напряжение на конденсаторе C_n несколько отличается от входного напряжения на момент окончания стробирующего сигнала. Возникновение апертурной погрешности в рассматриваемом устройстве связано с тем, что сопротивление реального ключа при переходе из замкнутого состояния в разомкнутое меняется не скачкообразно. Учет этого явления позволяет качественно оценить переход устройства из режима выборки в режим хранения. Апертурное время зависит от закона изменения входного сигнала.

Для сокращения постоянной времени RC_n заряда конденсатора и ее независимости от сопротивления источника сигнала на входе УВХ включают повторитель.

8.4. Контрольные вопросы и задачи

1. В чем состоит преимущество ЦАП, изображенного на рис. 8.2, по сравнению с ЦАП, использующим весовые резисторы (рис. 8.1)?
2. Какими причинами может быть обусловлена немонотонность характеристики ЦАП?
3. У каких АЦП время преобразования зависит от амплитуды входного сигнала?
4. Чем определяется точность АЦП двухтактного интегрирования?
5. Составьте схему управления АЦП двухтактного интегрирования.
6. Измените схему параллельного АЦП для преобразования двуполярного сигнала. В каком коде будут представлены выходные данные?
7. Перечислите преимущества сигма-дельта АЦП по сравнению с АЦП двухтактного интегрирования.
8. К чему приведет уменьшение опорного напряжения для АЦП любого типа?
9. Почему смещение нуля на выходе схемы УВХ, приведенной на рисунке, не зависит от смещения нуля ОУ2?



ГЛАВА 9. ПАМЯТЬ

Любая последовательностная схема обладает памятью, поскольку триггер или защелка хранят один бит информации. Однако когда говорят о памяти, подразумевают структуру, в которой биты хранятся в структурированной форме, обычно в виде двумерного массива, в котором одновременно может быть доступна целая строка битов.


Применения памяти многочисленны и разнообразны. Постоянное запоминающее устройство (ПЗУ) может применяться в центральном процессоре (ЦП) микропроцессорной системы для хранения информации об элементарных шагах, совершаемых при выполнении команд из набора команд этого ЦП. Быстрая *статическая память*, расположенная рядом с ЦП, может служить в качестве кэша для хранения недавно использованных команд и данных. Микропроцессорные подсистемы основной памяти могут содержать сотни миллионов ячеек *динамической памяти*, в которых хранятся операционные системы, программы и данные.

Применение памяти не ограничивается микропроцессорными системами и даже чисто цифровыми системами. В аппаратуре телефонных систем общего пользования, например, для выполнения некоторых преобразований оцифрованных речевых сигналов применяются ПЗУ, а быстрая статическая память используется в качестве переключающего устройства при маршрутизации цифровых сообщений, посредством которых осуществляется связь между абонентами. Многие портативные проигрыватели звуковых компакт-дисков осуществляют *чтение вперед* и в течение нескольких секунд хранят звуковой фрагмент в динамической памяти, благодаря чему звучание продолжается даже при тряске (для сохранения звукового фрагмента длительностью в 1 секунду требуется около 1.4 миллиона битов). Кроме этого существует много других примеров современной аудио- и видеоаппаратуры, в которой память применяется для временного хранения оцифрованных сигналов при их обработке в цифровых сигнальных процессорах.

9.1. Постоянные запоминающие устройства

Постоянное запоминающее устройство (ПЗУ, ROM) является, по существу, комбинационной схемой с n входами и b выхо-

дами (рис. 9.1). Входы называются *адресными входами* и обычно обозначаются $A_0, A_1, \dots, A(n-1)$. Выходы называются *выходами данных* и обозначаются, как правило, $D_0, D_1, \dots, D(b-1)$.



ПЗУ хранит таблицу истинности комбинационной логической схемы с n входами и b выходами. В качестве примера в табл. 9.1 представлена таблица истинности комбинационной схемы с 3 входами и 4 выходами. Содержимое этой таблицы можно хранить в ПЗУ размером $2^3 \times 4 = (8 \times 4)$.

Т а б л и ц а 9.1
Таблица истинности для комбинационной логической схемы с 3 входами и 4 выходами

Входы			Выходы			
A2	A1	A0	D3	D2	D1	D0
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

Если не учитывать задержки распространения, то можно сказать, что сигналы на выходах данных в любой момент времени

равны битам той строки таблицы истинности, которая выбирается сигналами на адресных входах.

В большинстве случаев ПЗУ не является памятью в прямом смысле этого слова, поскольку это комбинационная, а не последовательностная схема. Постоянные запоминающие устройства называют памятью потому, что они функционируют как память.

Описывая работу ПЗУ, можно считать, что это устройство подобно любому другому комбинационному логическому элементу. Однако можно также считать, что в ПЗУ при изготовлении или программировании была *сохранена* определенная информация.

Хотя мы полагаем, что ПЗУ – это один из типов памяти, важно отличать его от других интегральных схем памяти. ПЗУ является энергонезависимой памятью, то есть ее содержимое сохраняется в отсутствие напряжения питания.

9.1.1. Применение ПЗУ для реализации логических функций

Табл. 9.1 в действительности представляет собой таблицу истинности для дешифратора 2×4 с управляемой полярностью выходных сигналов. Имеется два разных способа построения дешифратора: или на основе ПЗУ 8×4 , в котором хранится таблица истинности (рис. 9.2), или с помощью дискретных логических схем, как показано на рис. 9.3.




Рис. 9.2. Использование ПЗУ 8×4 , в котором *записана* табл. 9.1, в качестве дешифратора 2×4




Рис. 9.3. Дешифратор 2×4 с управляемой полярностью выходных сигналов

9.1.2. Внутренняя структура ПЗУ

Механизм хранения информации, применяемый в ПЗУ, различен для ПЗУ разных типов. В большинстве ПЗУ хранению 0 или 1 соответствует наличие или отсутствие диода или транзистора.

На рис. 9.4 приведена схема простейшего ПЗУ размером 8×4 , которое можно собрать, применяя дешифратор в виде ИС средней степени интеграции и некоторое количество диодов. Сигналами на адресных входах активизируется один из выходов дешифратора. Каждый выход дешифратора называется *линией слова* (*word line*): сигналом на этой линии выбирается одна строка или одно слово таблицы, хранимой в ПЗУ. На рисунке показан случай, когда $\overline{A2}, A1, A0 = 101$. При этом активное значение имеет сигнал на выходе $\overline{ROW5}$.

Каждая вертикальная линия на рис. 9.4 называется *линией бита* (*bit line*), так как она соответствует одному выходному биту ПЗУ. Появление низкого активного уровня LOW на линии слова приводит к тому, что низкий уровень устанавливается на тех линиях бита, которые через диод соединены с данной линией слова. В строке с номером 5 имеется только один диод и на соответствующей линии бита ($\overline{D1}$) возникает низкий уровень. Сигналы

на выходах ПЗУ D3, D2, D1, D0 образуются в результате прохождения сигналов с линий битов через инвертирующие буферы; в рассматриваемом случае – это 0010.




Рис. 9.4. Принципиальная схема диодного ПЗУ 8×4
(LOW – низкий уровень, HIGH – высокий уровень)

В изображенной на рис. 9.4 схеме ПЗУ каждому пересечению линии слова с линией битов соответствует один бит памяти. Если на пересечении присутствует диод, то хранится 1, в противном случае хранится 0.

Показанное на рис. 9.4 включение диодов соответствует таблице истинности дешифратора 2×4 , приведенной в табл. 9.1. Все это выглядит очень нерациональным: здесь использован дешифратор 3×8 и некоторое количество диодов для создания ПЗУ, играющего роль дешифратора 2×4 . То же самое можно реализовать

воспользовавшись частью дешифратора 3×8 . Однако существуют более эффективные структуры ПЗУ.

9.1.3. Двумерная адресация

Предположим, что вы хотите построить ПЗУ 128×1 , воспользовавшись структурой, описанной в предыдущем разделе. Для этого придется применить дешифратор 7×128 , содержащий 128 7-входовых схем И-НЕ и 14 буферов и инверторов с нагрузочной способностью каждого, равной 64. Имеющиеся в продаже ПЗУ хранят миллионы битов, но в них нет дешифраторов $20 \times 1\,048\,576$. Вместо этого для уменьшения дешифратора до размеров порядка квадратного корня из числа адресов применяется другой метод, называемый *двумерной адресацией*.

Основная идея двумерной адресации состоит в компоновке ячеек ПЗУ в виде матрицы, приближающейся по возможности к квадратной. На рис. 9.5 в качестве примера показана возможная структура ПЗУ 128×1 . Три старших разряда адреса A6, A5, A4 используются для выбора строки. В каждой строке с начальным адресом (A6, A5, A4, *, *, *, *) хранится 16 битов. Когда на вход ПЗУ подан некоторый адрес, все 16 битов в выбранной строке считываются параллельно по линиям битов. 16-входовой мультиплексор выбирает требуемый бит данных по значениям младших разрядов адреса.

Применение двумерной адресации позволяет построить ПЗУ 128×1 , используя дешифратор 3×8 и 16-входовой мультиплексор (сложность которого сравнима со сложностью дешифратора 4×16). ПЗУ $1\text{М} \times 1$ можно построить, воспользовавшись дешифратором 10×1024 и 1024-входовым мультиплексором, что нелегко реализовать. Однако это значительно проще, чем одномерный вариант.

Фактически в ПЗУ, создаваемых на МОП-структурах, в каждом месте, где хранится бит информации, применяются не диоды, а транзисторы.




Рис. 9.5. Внутренняя структура ПЗУ 128 × 1, в котором применена двумерная адресация

Двумерная адресация, помимо уменьшения сложности, обладает и другим достоинством: она позволяет создать кристалл примерно квадратной формы, что важно при его изготовлении и размещении в корпусе. Микросхема, выполненная в виде матрицы $1\text{M} \times 1$, была бы очень длинной, выглядела бы как пленка, и ее нельзя было бы изготовить по экономическим соображениям.

9.1.4. Типы постоянных запоминающих устройств

В настоящее время ПЗУ на дискретных диодах можно увидеть, пожалуй, только в музее вычислительной техники. Современные ПЗУ изготавливаются в виде одной ИС. Для запоминания в ПЗУ информации применяются различные методы программирования, приведенные в табл. 9.2 и рассматриваемые ниже.

Т а б л и ц а 9.2

Типы изготавливаемых серийно ПЗУ

Тип	Технология	Цикл чтения	Цикл записи	Примечания
Масочное ПЗУ	КМОП	10 нс	До недели	Однократная запись; малая потребляемая мощность
Масочное ПЗУ	Биполярная	< 100 нс	До недели	Однократная запись; большая потребляемая мощность; низкая плотность
PROM	Биполярная	< 100 нс	10 мкс/байт	Однократная запись; большая потребляемая мощность; нет расходов на изготовление маски
EPROM	КМОП	25 нс	10 мкс/байт	Многократное использование; малая потребляемая мощность; нет расходов на изготовление маски
EEPROM	nМОП	50 нс	10–50 мкс/байт	Ограниченное число: 10^5 – 10^6 записей в каждой ячейке

Большинство первоначальных интегральных схем ПЗУ были *программируемыми с помощью фотошаблонов ПЗУ* или просто *масочными ПЗУ*. Масочные ПЗУ программируются трафаретом соединений в одной из *масок*, применяемых в процессе изготовления ИС. Для программирования или записи информации в ПЗУ заказчик дает производителю листинг требуемого содержимого ПЗУ на каком-либо носителе информации. Используя эту информацию, производитель создает, согласно техническим условиям заказчика, одну или большее число масок для изготовления ПЗУ с требуемой конфигурацией. *Расходы* производителей ПЗУ на *изготовление* доходят до нескольких тысяч долларов; это обусловлено индивидуальным характером изготовления заказных масок. Помимо значительных расходов на изготовление масок, для получения запрограммированной микросхемы требуется срок порядка нескольких недель; поэтому сегодня масочные ПЗУ применяются, как правило, только при массовом производстве. Для мелкосерийного применения имеются экономически более эффективные возможности, рассматриваемые ниже.

Программируемые ПЗУ (PROM) подобны масочным ПЗУ, за исключением того, что пользователь может запомнить значения данных (то есть *запрограммировать* ПЗУ) всего за несколько минут с помощью *программатора PROM*. При изготовлении микросхем *PROM* все диоды или транзисторы находятся во включенном состоянии. Это соответствует тому, что все биты имеют одно и то же значение, как правило, равное 1. С помощью программатора ПЗУ отдельным битам можно придать противоположные значения. В биполярных ПЗУ это делается пережиганием тонких *плавких перемычек* внутри микросхемы *PROM*, соответствующих тем битам, которые должны быть равны нулю. Перемычка пережигается путем ее выбора с помощью сигналов на линиях адреса и линиях данных этой микросхемы с последующей подачей высоковольтного импульса (10–30 В) на специальный вход устройства.

У первых биполярных *PROM* были проблемы с надежностью. Иногда значения запомненных битов изменялись из-за недостаточно хорошо пережженных перемычек, которые со временем восстанавливались; кроме того, иногда возникали нерегулярные сбои из-за застывших капель металла, хаотически перемещающихся внутри корпуса ИС. Однако проблемы эти были преодолены и надежная технология плавких перемычек сегодня применяется в биполярных *PROM*.

Стираемые программируемые ПЗУ (erasable programmable read-only memory, EPROM) похожи на *PROM*, но их содержимое можно стереть, облучая микросхему ультрафиолетовым светом, в результате чего все биты принимают значение, равное 1. Очевидно, что свет не вызывает роста плавких перемычек. В *EPROM* применяется другая технология, а именно: *МОП-транзисторы с плавающим затвором*. Это, как показано на рис. 9.6, *n*-канальный МОП-транзистор с индуцированным каналом. Плавающий затвор представляет собой область поликремния, окруженную со всех сторон диэлектриком, т.е. он электрически не связан с другими электродами. Обычно толщина нижнего диэлектрического слоя составляет десятки ангстрем. Это позволяет в сильном электрическом поле инжектировать электроны в плавающий затвор.

Рассмотрим сначала ситуацию, когда в плавающем затворе нет электронов. В этом случае транзистор ведет себя подобно обычному МОП-транзистору. При подаче на управляющий затвор положительного напряжения $U_{\text{пор}}$ (инициализация ячейки памяти)

он будет находиться в открытом состоянии, что соответствует логическому нулю.




Рис. 9.6. МОП транзистор с плавающим затвором

Если же в плавающем затворе содержится избыточный отрицательный заряд (электроны), то даже при подаче положительного напряжения $U_{пор}$ на управляющий затвор этот заряд компенсирует создаваемое управляющим затвором электрическое поле и не дает образовываться каналу проводимости, то есть транзистор будет находиться в закрытом состоянии.

Таким образом, наличие или отсутствие заряда в плавающем затворе определяет состояние транзистора (открыт или закрыт) при подаче одного и того же положительного напряжения на управляющий затвор. Если подачу напряжения на управляющий затвор трактовать как инициализацию ячейки памяти, то по напряжению между истоком и стоком можно судить о наличии или отсутствии заряда в плавающем затворе. Получается ячейка памяти, способная сохранять один информационный бит. При этом важно, чтобы заряд в плавающем затворе (если он имеется) мог сохраняться там как угодно долго как при инициализации ячейки памяти, так и при отсутствии напряжения на управляющем затворе. В этом случае ячейка памяти будет энергонезависимой. Осталось рассмотреть, каким образом в плавающий затвор помещать заряд (записывать содержимое ячейки памяти) и удалять его оттуда (стирать содержимое ячейки памяти) в случае необходимости.

Помещение заряда на плавающий затвор (процесс записи) реализуется либо методом инжекции «горячих» электронов (*CHE-Channel Hot Electrons*), либо методом туннелирования Фаулера-Нордхейма.

При использовании метода инъекции горячих электронов на сток и управляющий затвор подается высокое напряжение, чтобы придать электронам в канале энергию, достаточную для преодоления потенциального барьера, создаваемого тонким слоем диэлектрика, и туннелировать в область плавающего затвора (при чтении на управляющий затвор подается меньшее напряжение и эффекта туннелирования не наблюдается).

Как показано на рис. 9.7, в *EPROM* в месте хранения каждого бита имеется МОП-транзистор с плавающим затвором.

Производители *EPROM* гарантируют, что правильно запрограммированная ячейка удерживает 70% заряда в течение, по крайней мере, 10 лет даже в том случае, когда микросхема хранится при температуре 125 °С; поэтому *EPROM* называют энерго-независимой памятью. Однако содержимое этой памяти можно стереть. Изоляционный материал вокруг плавающего затвора при облучении его ультрафиолетовым светом определенной длины волны становится немного проводящим. Таким образом, содержимое микросхемы *EPROM* можно стереть, облучая ее ультрафиолетовым светом в течение 5–20 минут. Обычно кристалл *EPROM* располагается в корпусе с кварцевым окошком, через которое его можно засветить, чтобы стереть записанную в нем информацию.




Рис. 9.7. Матрица памяти EPROM на МОП-транзисторах с плавающим затвором

Самым распространенным применением EPROM является хранение программ в микропроцессорных системах. Часто *EPROM* применяют при разработке программ, когда в процессе отладки программа или другая информация, хранимая в *EPROM*,

должны неоднократно изменяться. Однако ПЗУ и *PROM* обычно дешевле, чем *EPROM* того же объема. Поэтому, как только программа отлажена, для снижения стоимости изделий можно воспользоваться ПЗУ или *PROM*. В действительности сегодня большинство *PROM* представляют собой *EPROM*, помещенные в недорогие корпуса без кварцевых окошек; иногда их называют *однократно программируемыми ПЗУ*.

Электрически стираемые программируемые ПЗУ (EEPROM) подобны *EPROM*, за исключением того, что ранее записанные биты можно стереть электрически. Плавающие затворы транзисторов в *EEPROM* окружены гораздо более тонким изолирующим слоем, и имеющиеся в них заряды можно удалить, прикладывая к неплавающему затвору напряжение, полярность которого противоположна полярности напряжения, в результате подачи которого происходит накопление заряда. Большие *EEPROM* (емкостью 1 Мбит и больше) позволяют за одну операцию стирать информацию только блоками фиксированного размера; типичный размер блока 128–512 Кбит (16–64 Кбайт). Память такого типа обычно называется *флеш-памятью (flash memory, flash EPROM)*, поскольку стирание данных группами происходит *мгновенно (in a flash)*.

Как видно из табл. 9.2, программирование или запись ячейки *EEPROM* осуществляется гораздо дольше, чем чтение из нее, поэтому ИС *EEPROM* не годятся для использования в качестве оперативных запоминающих устройств, которые рассматриваются позже. Кроме того, поскольку изолирующий слой очень тонок, он может разрушиться при многократном выполнении программирования. В результате *EEPROM* можно перепрограммировать ограниченное число раз, до 10^6 . Поэтому, как правило, *EEPROM* применяется для записи данных, которые должны сохраняться при отключении источника питания и изменяются не очень часто; примером таких данных являются сведения о конфигурации компьютера по умолчанию.

9.1.5. Входы управления и временные параметры ПЗУ

Поскольку выходы ПЗУ часто подключаются к шине с тремя состояниями, сигналы в которую в разные моменты времени поступают от различных устройств, большинство серийных микросхем ПЗУ имеют выходы данных с тремя состояниями и *вход раз-*

решения выхода OE ; на этот вход необходимо подать активный уровень, для того чтобы на выходах появились сигналы.

Часто, особенно в тех случаях, когда ПЗУ применяются для хранения программ, к шине подключается несколько микросхем ПЗУ, причем в каждый момент времени сигналы на шину выдает только одна из них. Чтобы упростить структуру таких систем, большинство микросхем ПЗУ снабжены *входом выбора кристалла* CS . Для того чтобы вывести выходы ПЗУ из третьего состояния, необходимо подать сигнал активного уровня не только на вход OE , но также и на вход CS .

Вход CS является не более чем вторым входом разрешения выхода; сигнал на входе CS , объединенный логикой И с сигналом на входе OE , переводит выходы с тремя состояниями в активный режим. Однако во многих ПЗУ вход CS используется так же, как *вход снижения потребляемой мощности*. Когда сигнал на входе CS имеет неактивный уровень, внутри ПЗУ отключается напряжение питания от дешифраторов, драйверов и мультиплексоров. В этом *режиме ожидания* типичное ПЗУ рассеивает менее 10% мощности, потребляемой в *активном режиме* при активном уровне сигнала на входе CS .

На рис. 9.8 показано, как используются сигналы, поступающие на входы CS и OE , внутри типичного ПЗУ.




Рис. 9.8. Структура ПЗУ, иллюстрирующая использование сигналов, поступающих на входы управления ($POWER\ ON$ - вход управления питанием)

На рис. 9.9 изображены временные характеристики типичного ПЗУ и указаны следующие временные параметры:

t_{AA} – *время доступа по шине адреса*. Этот параметр определяет задержку между моментом установления стабильных значений сигналов на адресных входах ПЗУ и моментом установления достоверных сигналов на выходах данных;

t_{ACS} – *время доступа по входу выбора кристалла*. Этот параметр характеризует задержку между моментом подачи сигнала на вход CS и моментом установления достоверных сигналов на выходах данных. Эта величина больше времени доступа по шине адреса, если схеме требуется время на переход из режима ожидания в активный режим. Когда сигнал на входе CS управляет только разрешением выхода, это время меньше;

t_{OE} – *время разрешения выдачи данных*. Значение этого параметра много меньше, чем время доступа. Время разрешения выдачи данных равно задержке между моментом времени, когда сигналы на обоих входах OE и CS становятся активными, и моментом, когда выходные каскады с тремя состояниями выходят из высокоомного состояния. В зависимости от того, насколько давно сигналы на адресных входах приняли установившиеся значения, сигналы на выходах данных к этому времени могут быть верными или не верными;

t_{OZ} – *время запрещения выдачи данных*. Эта величина равна задержке между моментом установления неактивных значений сигналов на входах OE и CS и моментом перехода выходных каскадов с тремя состояниями в высокоомное состояние;

t_{OH} – *время удержания данных на выходе*. Время удержания данных на выходе равно интервалу, в течение которого сигналы на выходах данных сохраняют свои значения после изменения адреса или после принятия сигналами на входах $\overline{OE}$ и $\overline{CS}$ неактивных значений.

Заштрихованные области соответствуют неустановившимся значениям сигналов или недостоверным данным.




Рис. 9.9. Временные диаграммы, характеризующие работу ПЗУ (stable - установившиеся значения, valid – достоверные значения)

Производитель указывает максимальные и иногда типичные значения всех временных параметров. Обычно для t_{OE} и t_{OH} указываются также минимальные значения. Минимальное значение t_{OH} часто принимают равным 0; это означает, что минимальная задержка комбинационной логики внутри ПЗУ равна нулю.

Самым распространенным применением ПЗУ является хранение программ в микропроцессорных системах. Однако во многих случаях ПЗУ могут обеспечить дешевую реализацию произвольных сложных комбинационных функций.

9.1.6. Организация флеш-памяти NAND- и NOR-типа

Рассмотренный МОП-транзистор с плавающим затвором может выступать в роли элементарной ячейки флеш-памяти. В этом случае для удаления заряда с плавающего затвора (процесс стирания ячейки памяти) на управляющий затвор подается высокое (порядка 9 В) отрицательное напряжение, а на исток – положительное напряжение. Это приводит к тому, что электроны туннелируют из области плавающего затвора в область истока (квантовое туннелирование Фаулера-Нордхейма – *Fowler-Nordheim, FN*).

Однако память на МОП-транзисторах с плавающим затвором имеет ряд существенных недостатков, главным из которых является низкая плотность размещения ячеек памяти. Дело в том, что при организации массива памяти каждая ячейка памяти (транзистор) подключается к двум перпендикулярным шинам: управляющие затворы – к шине линии слов, а стоки – к шине линии битов (NOR-архитектура). Из-за наличия в схеме высокого напряжения при записи методом инжекции горячих электронов все линии – слов, битов и истоков – необходимо располагать на достаточно

большом расстоянии друг от друга для обеспечения требуемого уровня изоляции, что, естественно, сказывается на ограничении объема флеш-памяти.

Другим недостатком ячейки памяти на одном МОП-транзисторе с плавающим затвором является наличие эффекта избыточного удаления заряда с плавающего затвора, который не может компенсироваться в процессе записи. В результате на плавающем затворе образуется положительный заряд и транзистор остается всегда в открытом состоянии.

Для того чтобы избежать недостатков одностранзисторных ячеек памяти, используют различные модификации ячеек памяти, однако главный базовый элемент – транзистор с плавающим затвором – остается в любом варианте ячейки памяти. Одним из вариантов ячейки памяти является двухтранзисторная ячейка, содержащая обычный МОП-транзистор и МОП-транзистор с плавающим затвором (рис. 9.10). Обычный транзистор используется для изоляции транзистора с плавающим затвором от линии битов.




Рис. 9.10. Двухтранзисторная ячейка памяти

Преимущество двухтранзисторной ячейки памяти заключается в том, что с ее помощью можно создавать более компактные микросхемы памяти, поскольку в данном случае транзистор с плавающим затвором изолируется от битовой линии. Кроме того, в отличие от одностранзисторной ячейки памяти, где для записи информации используется метод инжекции горячих электронов, в данном случае и для записи, и для стирания информации применяется метод квантового туннелирования Фаулера–Нордхейма, что позволяет снизить напряжение, необходимое для выполнения операции записи.

Названия типов флеш-памяти *NAND* и *NOR* пришли из схемотехники. Определяют они принципы соединения ячеек памяти между собой. Между этими типами памяти существует довольно существенная разница и в устройстве, и в функционировании. На рис. 9.11 показана организация разных типов флеш-памяти на примере одного столбца.

Первая микросхема флеш-памяти, созданная компанией Intel в 1988 году (32 Кбайта), имела организацию *NOR*. Подобная структура была у всех ранних типов *EPROM*. Здесь, как и в *DRAM* (см. раздел 9.4), ячейки в строках матрицы соединены управляющими затворами («линии слов»), а в столбцах – считывающими линиями бит. Доступ как при чтении, так и при записи возможен индивидуально к каждой ячейке. Благодаря такому построению, память с организацией *NOR* имеет возможность очень быстрого считывания произвольного бита или байта, но скорость записи, которая обычно обеспечивается соединением подобных матриц в блоки, у нее не высока. Вследствие этих свойств флеш-память *NOR*-типа используется в тех случаях, когда требуется быстрое выборочное чтение, а операции перезаписи сравнительно редки. Примером может служить применение флеш-памяти типа *NOR* в микросхемах *BIOS*, *SIM*-картах, встроенной памяти микроконтроллеров.




Рис. 9.11. Организация флеш-памяти NOR- и NAND-типа

В 1989 году появилась первая флеш-память типа *NAND* фирмы Toshiba. Из рис. 9.11 видно, что она значительно отличается от

памяти *NOR*. Организация ячеек выглядит иначе, хотя используются те же транзисторы с плавающим затвором.

С точки зрения производства *NAND*-память проще и занимает заметно меньше места, чем *NOR*-память. Чтение в ней происходит по-другому. В *NOR*-памяти для считывания следует по очереди подавать на линии слов высокий уровень напряжения (логическую единицу) и считывать значения с линий бит индивидуально для каждой ячейки. В *NAND*-памяти сначала на все управляющие затворы транзисторов (на все линии слов) подается напряжение настолько высокого уровня, что все транзисторы, независимо от хранящейся в них информации, оказываются открытыми. Затем по очереди на линии слов подается нормальное напряжение, соответствующее логической единице, при этом открывается тот транзистор, на плавающем затворе которого отсутствует отрицательный заряд.

Ячеек в *NAND*-памяти может быть от 16 до 32, но обычно их объединяют в блоки по 512 байт, которые и читаются, и записываются только целиком. 512 байт – обычная величина сектора на жестком диске, также считываемого и записываемого целиком за один раз. Эти блоки могут объединяться и в большие образования – страницы. Все это указывает на основное назначение флеш-памяти *NAND*-типа – построение систем хранения файлов. Практически все современные карты памяти, основным назначением которых и является запись и чтение больших массивов информации за одно обращение, построены на флеш-памяти типа *NAND*.

NAND- и *NOR*-архитектуры существуют параллельно и не конкурируют друг с другом, поскольку находят применение в разных областях хранения данных.

9.2. Оперативные запоминающие устройства

Если к памяти можно обратиться в любой момент времени, чтобы запомнить в ней или извлечь из нее информацию, то ее называют *памятью с чтением и записью* (*read/write memory, RWM*). Большинство устройств памяти такого типа, применяемых сегодня в цифровых системах, является *оперативной памятью* (*ОЗУ*) или *памятью с произвольным доступом* (*random-access memory, RAM*). Это означает, что каждый раз при чтении или записи можно выбрать любую ячейку памяти. С этой точки зрения

ПЗУ (ROM) также является памятью с произвольным доступом, но название ОЗУ (RAM) обычно относится только к памяти с произвольным доступом, в которой возможны чтение и запись.

В *статическом ОЗУ (static RAM, SRAM)* слово, записанное однажды в какую-то ячейку, сохраняется в ней, пока на микросхему подано напряжение питания, если только содержимое этой ячейки не изменяется в результате новой записи. В *динамическом ОЗУ (dynamic RAM, DRAM)* данные, сохраняемые в каждой ячейке, необходимо периодически обновлять путем их чтения и последующей повторной записи; в противном случае они будут потеряны.

В большинстве ОЗУ хранящаяся в них информация теряется при отключении питания; другими словами, ОЗУ является *энергозависимой памятью (volatile memory)*. Но бывают также ОЗУ, называемые *энергонезависимой памятью (nonvolatile memory)*, которые сохраняют записанную в них информацию даже при отключении питания.

9.3. Статические оперативные запоминающие устройства

9.3.1. Входы и выходы статического ОЗУ

Как и в случае ПЗУ, у ОЗУ имеются адресные входы, входы управления и выходы данных; но, кроме этого, у ОЗУ есть еще и входы данных. На рис. 9.12 показаны входы и выходы простого статического ОЗУ, предназначенного для хранения $2^n \times b$ битов.




Рис. 9.12. Общая структура ОЗУ $2^n \times b$

Кроме тех же входов управления, что и у ПЗУ, имеется *вход разрешения записи WE (write-enable)*. Входные данные записываются в выбранную ячейку памяти, когда сигнал на входе WE имеет активный уровень.

Ячейки памяти статического ОЗУ ведут себя так же, как D-защелки, а не как переключающиеся по фронту D-триггеры. Это означает, что всякий раз, когда на вход WE подан сигнал активного уровня, защелка в выбранной ячейке памяти *открыта* (или *прозрачна*): входные данные поступают на защелку и появляются на ее выходе. Фактически запоминается то значение, которое присутствует на входе защелки в момент ее закрытия.

Обычно у статического ОЗУ бывают только два режима доступа:

Режим чтения. На входы CS и OE поданы сигналы активного уровня, а на адресные входы поступают сигналы адреса. С выходов защелок выбранной ячейки памяти *b*-разрядные данные поступают на выходы данных DOUT.

Режим записи. На адресные входы подаются сигналы адреса, а на входы данных DIN – слово данных; затем на входы CS и WE поступают сигналы активного уровня. Открываются *b* защелок выбранной ячейки памяти и в них запоминается входное *b*-разрядное слово данных.

При организации доступа к статическому ОЗУ требуется некоторая осторожность, поскольку в том случае, когда не удовлетворяются *временные* требования, предъявляемые микросхемой ОЗУ, при записи в выбранную ячейку возможна непреднамеренная потеря информации, хранящейся в одной или в нескольких других ячейках.

9.3.2. Структура статического ОЗУ

Схема в каждом двоичном разряде статического ОЗУ (*ячейка статического ОЗУ; SRAM cell*) имеет вид, приведенный на рис. 9.13. Элементом, хранящим информацию в каждой ячейке, служит D-защелка. Когда на вход $\overline{SEL}$ подан сигнал активного уровня, сохраняемая в ячейке информация появляется на ее выходе, который соединен с соответствующей линией битов. Если сигнал активного уровня поступает на оба входа $\overline{SEL}$ и $\overline{WR}$, то защелка открыта и в ней запоминается новый бит данных.




Рис. 9.13. Схема ячейки статического ОЗУ

На рис. 9.14 показано, как ячейки статического ОЗУ, объединенные в виде матрицы, вместе с дополнительной управляющей логикой образуют законченное статическое ОЗУ емкостью 8×4 битов. Как и в простом ПЗУ, с помощью дешифратора адресных линий в любой момент времени выбирается для доступа определенная строка статического ОЗУ.

Хотя на рис. 9.14 приведена несколько упрощенная модель внутренней структуры статического ОЗУ, она достаточно точно отражает основные моменты в работе этого устройства:

- При выполнении операций чтения выходные данные так же, как и в ПЗУ, являются комбинационными функциями сигналов на адресных входах. Изменение адреса в то время, когда разрешено появление выходных данных на шине, не наносит никакого вреда. Время доступа при выполнении операции чтения отсчитывается от момента, когда последний из сигналов на адресном входе принимает установившееся значение.
- При выполнении операций записи входные данные запоминаются в *защелках*. Это означает, что данные должны удовлетворять определенным требованиям по времени установления и времени удержания относительно момента снятия сигнала на входе разрешения защелки. Другими словами, сигнал данных на D-входе защелки не обязан оставаться неизменным в момент времени, когда сигнал $\overline{WR}$ внутри схемы переходит на активный уровень; сигнал данных должен оставаться неизменным лишь в течение некоторого времени, предшествующего тому моменту, когда сигнал WR переходит на неактивный уровень.




Рис. 9.14. Внутренняя структура статического ОЗУ 8×4

- Во время операций записи сигналы на адресных входах *не должны* изменяться в течение определенного времени установления до перехода сигнала $\overline{WR}$ внутри схемы на активный уровень и в течение времени удержания после того, как сигнал $\overline{WR}$ перейдет на неактивный уровень. В противном случае данные могут оказаться *размазанными* по некоторому массиву ячеек из-за паразитных импульсов на линиях $\overline{SEL}$, которые могут воз-

никнуть при изменении сигналов на адресных входах дешифратора.

- Сигнал $\overline{WR}$ переходит на активный уровень внутри схемы только в том случае, когда активные значения имеют сигналы $\overline{CS}$ и $\overline{WE}$. Поэтому *цикл записи* (write cycle) начинается с установления активного уровня сигналов $\overline{CS}$ и $\overline{WE}$ и заканчивается, когда любой из этих сигналов переходит на неактивный уровень. Время установления и время удержания адреса и данных определены относительно этих событий.

9.3.3. Временные параметры статического ОЗУ

На рис. 9.15 приведены временные диаграммы и определение временных параметров, которые обычно задаются для операции чтения из статического ОЗУ:

t_{AA} – *время доступа по шине адреса* (access time from address). Этим параметром определяется время, спустя которое выходные данные принимают установившееся значение после изменения адреса при условии, что сигналы OE и CS к этому времени уже имеют активный уровень или достаточно скоро должны стать такими. Когда в справочных данных ОЗУ говорится о 70-наносекундном статическом ОЗУ, обычно имеется в виду этот параметр;

t_{ACS} – *время доступа по входу выбора кристалла* (access time from chip select). Этим параметром определяется время, спустя которое выходные данные принимают установившиеся значения после перехода сигнала CS на активный уровень при условии, что сигналы на адресных входах и сигнал OE уже имеют активный уровень или достаточно скоро должны стать такими. Часто значение этого параметра совпадает со временем t_{AA} , но иногда его величина больше t_{AA} при работе статического ОЗУ в режиме пониженного потребления мощности и меньше t_{AA} , когда статическое ОЗУ не находится в этом режиме;

t_{OE} – *время разрешения выхода* (output-enable time). Этим параметром определяется время, через которое буферы с тремя состояниями на выходе выйдут из высокоомного состояния, после того как оба сигнала OE и CS перейдут на активный уровень. Этот параметр обычно меньше, чем величина t_{ACS} , поэто-

му внутри ОЗУ вызов данных возможен раньше, чем сигнал OE примет активное значение; во многих приложениях это свойство используется для достижения малых времен доступа, чтобы избежать конфликтов в шине;

t_{oz} – *время запрещения выхода (output-disable time)*. Этим параметром определяется время, необходимое для того, чтобы буферы с тремя состояниями на выходе перешли в высокоомное состояние, после того как сигналы $\overline{OE}$ или $\overline{CS}$ перейдут на неактивный уровень;

t_{oh} – *время удержания сигнала на выходе (output-hold time)*. Этот параметр показывает, как долго выходные данные сохраняют установившиеся значения после изменения адреса на входе.

Закрашенные области соответствуют неустановившимся значениям сигналов или недостоверным данным.




Рис. 9.15. Временные параметры для операции чтения ($\overline{WE} = H$) из статического ОЗУ (stable – установившиеся значения; valid – достоверные данные)

Временные диаграммы и временные параметры для режима чтения из статического ОЗУ идентичны с теми, которые были введены при рассмотрении режима чтения из ПЗУ в разделе 9.1.5. Когда не производится запись в статическое ОЗУ, его можно использовать точно так же, как ПЗУ. Позже мы увидим, что иначе обстоит дело с динамическими ОЗУ.

На рис. 9.16 приведены временные диаграммы и параметры операции записи.




Рис. 9.16. Временные параметры для операции записи в статическое ОЗУ (stable – установившиеся значения; valid – достоверные данные)

Определяются они следующим образом:

t_{AS} – время установления адреса до начала записи (address setup). Сигналы на всех адресных входах должны оставаться постоянными в течение указанного времени перед тем, как оба сигнала CS и WE примут активное значение. В противном случае данные могут быть искажены и нельзя сказать, в каких именно ячейках это может произойти;

t_{AH} – время удержания адреса после окончания записи (address hold). Так же, как и в отношении параметра t_{AS} , сигналы на всех адресных входах должны поддерживаться неизменными в течение времени t_{AH} , после того как хотя бы один из сигналов CS или WE перейдет на неактивный уровень;

t_{CSW} – время установления сигнала «выбор кристалла» до окончания записи (chip-select setup time before end of write). Уровень сигнала CS должен оставаться активным в течение отрезка времени длительностью не менее t_{CSW} перед окончанием цикла записи;

t_{WP} – длительность импульса записи (write-pulse width). Для надежного запоминания данных в выбранной ячейке сигнал WE должен иметь активный уровень в течение времени, равного, по крайней мере, t_{WP} ;

t_{DS} – время установления данных до окончания записи (data setup time before end of write). Сигналы на всех входах данных должны иметь постоянные значения в течение этого

отрезка времени перед окончанием цикла записи. В противном случае данные могут оказаться незапомненными;

$t_{\text{дн}}$ – *время удержания данных после окончания записи (data hold time after end of write)*. Аналогично параметру $t_{\text{дс}}$, сигналы на всех входах данных должны поддерживаться неизменными в течение этого интервала времени после окончания цикла записи.

Производителями статических ОЗУ определяются два типа цикла записи: *запись по сигналу WE* и *запись по сигналу CS*, как показано на рис. 9.16. Единственное различие между этими циклами состоит в том, какой из сигналов WE или CS последним переходит на активный уровень и у какого из этих сигналов первым уровень становится неактивным при разрешении операции записи внутри статического ОЗУ.

Требования к временным параметрам при записи в статическое ОЗУ можно было бы несколько ослабить, если бы в ячейках вместо защелок применялись переключающиеся по фронту D-триггеры с объединенными тактовым входом и входом разрешения, на которые подавались бы сигналы SEL и WR.

Однако так не поступают, потому что при этом по меньшей мере вдвое увеличилась бы площадь, занимаемая каждой ячейкой в кристалле, так как D-триггер состоит из двух защелок. Таким образом, разработчику логических устройств приходится согласовывать временные параметры статических ОЗУ на защелках с временными параметрами переключающихся по фронту регистров и с временными требованиями конечных автоматов, используемых в системе.

Как и в ПЗУ, ячейки статического ОЗУ образуют почти квадратную матрицу, и при чтении внутри ОЗУ считывается полная строка. Например, структура микросхемы статического ОЗУ емкостью $32\text{K} \times 8$ может быть очень похожа на структуру ПЗУ $32\text{K} \times 8$. Во время чтения требуемые данные проходят на выходную шину данных через мультиплексоры столбцов в соответствии с подмножеством значений адреса в определенных разрядах. Схема разрешения записи обеспечивает доступ при записи только к одному столбцу в каждом подмассиве, который определяется тем же самым подмножеством адресных битов.

Внутри разновидности статических ОЗУ, называемых *синхронными статическими ОЗУ (synchronous SRAM, SSRAM)*, по-

прежнему применяются защелки, но имеется тактируемый интерфейс для сигналов управления, адресных сигналов и сигналов данных. На пути адресных сигналов и сигналов управления находятся внутренние переключающиеся по фронту регистры. В результате действие, задаваемое перед нарастающим фронтом тактового сигнала, выполняется внутри микросхемы на следующем такте. Возможен также пакетный режим работы такой памяти, при котором данные читаются из следующих одна за другой ячеек. В этом режиме нет необходимости в каждом цикле подавать новый адрес.

9.4. Динамические оперативные запоминающие устройства

Основной ячейкой памяти в статическом ОЗУ является *D-защелка*, для которой требуются четыре логических элемента в дискретном исполнении или шесть транзисторов в статическом ОЗУ в виде БИС. Для построения ОЗУ с более высокой плотностью (с большим числом двоичных ячеек в кристалле) были созданы ячейки, в которых на каждый бит приходится всего лишь по одному транзистору.

9.4.1. Структура динамического ОЗУ

Используя только один транзистор, нельзя построить элемент с двумя устойчивыми состояниями (имеется в виду обычный МОП-транзистор). В ячейках памяти *динамического ОЗУ (dynamic RAM, DRAM)* информация сохраняется в виде напряжения на конденсаторе очень малой емкости, доступ к которому осуществляется с помощью МОП-транзистора. На рис. 9.17 показана ячейка памяти динамического ОЗУ, в котором запоминается один бит и обращение к которой происходит при подаче на линию слова напряжения высокого уровня.

Чтобы запомнить 1, на линию бита подается напряжение высокого уровня, которое через открытый транзистор поступает на конденсатор и заряжает его. Для сохранения 0 на линию бита подается напряжение низкого уровня, в результате чего конденсатор разряжается.




Рис. 9.17. Ячейка памяти в динамическом ОЗУ для хранения одного бита

Для чтения информации, хранящейся в ячейке динамического ОЗУ, на линии бита сначала устанавливается *напряжение предварительного уровня*, значение которого находится посередине между высоким и низким уровнями, а затем на линию слова подается напряжение высокого уровня. В зависимости от того, заряжен или разряжен конденсатор, напряжение на линии бита становится несколько выше или ниже предварительного уровня. С помощью *усилителя считывания* это небольшое изменение напряжения доводится до уровня логической 1 или логического 0 соответственно. Необходимо отметить, что при чтении содержимого ячейки изменяется исходное напряжение на конденсаторе, поэтому после чтения хранившаяся в ячейке информация должна быть снова в нее записана.

Емкость конденсатора в ячейке динамического ОЗУ очень мала, но подключенный к конденсатору МОП-транзистор в запертом состоянии имеет очень большое сопротивление между истоком и стоком. Поэтому требуется относительно большое время (несколько миллисекунд) для того, чтобы конденсатор разрядился настолько, что имевшееся на нем напряжение высокого уровня упало до значения, соответствующего низкому уровню. В течение этого времени конденсатор хранит один бит информации.

Работать с устройством, содержащим такую память, которую приходилось бы заново загружать из-за потери информации каждые несколько миллисекунд, нереально. Поэтому в системах памяти на основе динамических ОЗУ для обновления данных в каждой ячейке предусмотрены периодически повторяющиеся *циклы*

регенерации. В первых динамических ОЗУ регенерация производилась каждые четыре миллисекунды. Цикл регенерации включает последовательно выполняемые операции чтения несколько ухудшенного содержимого каждой ячейки в D-защелку и повторной записи полноценного значения логического сигнала из защелки в ячейку. На рис. 9.18 показано напряжение на конденсаторе в ячейке памяти после записи и последующих циклов регенерации.




Рис. 9.18. Напряжение на конденсаторе в ячейке динамического ОЗУ после записи 1 и выполнения циклов регенерации

Первые динамические ОЗУ, появившиеся в начале 1970-х годов, содержали только 1024 ячейки, а емкость современных динамических ОЗУ достигает нескольких гигабит. Если бы требовалось обновлять все ячейки по очереди каждые четыре миллисекунды, то возникли бы проблемы: время, отводимое на регенерацию содержимого одной ячейки, было бы гораздо меньше 1 нс, и не оставалось бы никакого времени для выполнения полезных операций чтения и записи. К счастью динамические ОЗУ организованы в виде двумерных матриц, и за одну операцию регенерируется целая строка матрицы. У первых динамических ОЗУ было 256 строк, и требовалось 256 циклов регенерации каждые четыре миллисекунды, то есть цикл регенерации очередной строки должен был выполняться примерно через каждые 15.6 мкс. Современные матрицы памяти состоят из 4096 строк и их содержимое необходимо обновлять только один раз за 64 мс, так что по-прежнему цикл регенерации очередной строки должен производиться каждые 15.6 мкс. В типичном случае длительность цикла регенерации составляет менее 100 нс, так что динамическое ОЗУ доступно для полезных операций чтения и записи в течение более чем 99% времени.

На рис. 9.19 приведена внутренняя структура динамического ОЗУ $64\text{K} \times 1$. Емкость логической матрицы составляет $64\text{K} \times 1$ битов, но физически матрица представляет собой квадрат, состоящий из 256×256 ячеек. Несмотря на то, что память содержит 64K ячеек, микросхема имеет только восемь *мультиплексированных адресных входов*. Полный 16-разрядный адрес поступает в микросхему за два шага по двум сигналам управления: *по стробу адреса строки* $\overline{\text{RAS}}$ (row address strobe) и *по стробу адреса столбца* $\overline{\text{CAS}}$ (column address strobe). Благодаря мультиплексированию адресных входов удастся сократить число выводов, что важно для компактной реализации запоминающих устройств, и, кроме того, мультиплексирование совершенно естественным образом согласуется с двухступенчатыми методами доступа к динамическому ОЗУ, которые вскоре будут описаны.




Рис. 9.19. Внутренняя структура динамического ОЗУ $64\text{K} \times 1$

Современные динамические ОЗУ представляют собой большие матрицы и часто состоят из нескольких матриц. Одно из достоинств применения нескольких матриц заключается в простоте решения электрических и физических проблем, которые возника-

ют при проектировании матриц очень больших размеров. Но еще более важным является параллелизм, становящийся возможным при наличии нескольких матриц. Благодаря наличию в больших быстродействующих динамических ОЗУ нескольких матриц, современный контроллер динамического ОЗУ может выполнять параллельно несколько операций, например, завершать цикл записи в одной матрице, инициализируя цикл чтения в другой. В результате этого быстродействие памяти повышается.

9.4.2. Временные параметры динамического ОЗУ

Существует много различных временных сценариев работы динамических ОЗУ разного типа. В этом разделе мы рассмотрим наиболее общие циклы работы обычного динамического ОЗУ и укажем на их связь с внутренней структурой устройства. Самое замечательное свойство динамического ОЗУ состоит в том, что отсутствует тактовый сигнал. Операции в динамическом ОЗУ начинаются на спадающем фронте сигналов $\overline{RAS}$ и $\overline{CAS}$ и заканчиваются на нарастающем фронте этих сигналов. Чтобы реализовать это, необходимы серьезные временные ухищрения, но промышленность справляется с такого рода затруднениями.

На рис. 9.20 приведены временные диаграммы *цикла регенерации только по stroбу адреса строки*. Этот цикл выполняется для обновления строки памяти фактически без чтения или записи каких-либо данных. Цикл начинается в тот момент, когда на мультиплексированных адресных входах (восемь битов в случае динамического ОЗУ 64К×1) присутствует адрес строки и сигнал $\overline{RAS}$ переходит на активный уровень.




Рис. 9.20. Временные диаграммы цикла регенерации только по stroбу адреса строки

На спадающем фронте сигнала $\overline{RAS}$ во внутренний *регистр адреса строки* записывается адрес строки, и в *защелку строки* на кристалле считывается выбранная строка матрицы памяти. Когда сигнал $\overline{RAS}$ переходит на неактивный уровень, содержимое строки из защелки строки перезаписывается в память. Для обновления содержимого всего динамического ОЗУ емкостью $64K \times 1$ разработчик системы должен позаботиться о том, чтобы каждые четыре миллисекунды выполнялись 256 таких циклов со всеми 256 возможными адресами строк. Для генерирования адреса строки можно применить внешний 8-разрядный счетчик, а для инициализации цикла регенерации каждые 15.6 мкс используется таймер.

Цикл чтения, показанный на рис. 9.21, начинается аналогично циклу регенерации, при этом содержимое выбранной строки считывается в защелку строки.

Затем на мультиплексированные адресные входы подается адрес столбца, который записывается во внутренний *регистр адреса столбца* по спадающему фронту сигнала $\overline{CAS}$. Адрес столбца используется для выбора одного бита только что прочитанной строки, который появляется на выводе DOUT динамического ОЗУ. Пока сигнал $\overline{CAS}$ имеет активный уровень, выход DOUT с тремя состояниями открыт. Тем временем, как только сигнал $\overline{RAS}$ переходит на неактивный уровень, содержимое всей строки переписывается обратно в матрицу.




Рис. 9.21. Временные диаграммы цикла чтения из динамического ОЗУ (valid – установившееся, достоверное значение)

Цикл записи, показанный на рис. 9.22, также начинается подобно циклу регенерации и чтения.




Рис. 9.22. Временные диаграммы цикла записи в динамическом ОЗУ (valid – установившееся значение)

Однако для того чтобы выполнить цикл записи, сигнал *разрешения записи* $\overline{WE}$ (write enable) должен перейти на активный уровень прежде, чем будет установлен активный уровень сигнала $\overline{CAS}$. Единственное, ради чего это делается, состоит в том, чтобы запереть выход DOUT на всю остающуюся часть цикла, несмотря на то, что впоследствии сигнал $\overline{CAS}$ переходит на активный уровень. Как только выбранная строка будет считана в защелку строки, бит, имеющийся на входе DIN, по сигналу $\overline{WE}$ записывается в ту ячейку в защелке строки, которая выбрана адресом столбца. Затем, когда содержимое строки переписывается в матрицу по нарастающему фронту сигнала $\overline{RAS}$, в выбранном столбце этой строки присутствует новое значение.

В типичных динамических ОЗУ возможны циклы и другого типа, не показанные на рисунке:

Цикл регенерации по строку адреса столбца, предшествующий циклу регенерации по строку адреса строки. В этом цикле осуществляется регенерация без подачи адреса строки от внешнего счетчика. Вместо этого используется внутренний счетчик адреса строки, имеющийся в самом динамическом ОЗУ. Если активный уровень сигнала $\overline{CAS}$ устанавливается

раньше, чем активный уровень сигнала $\overline{RAS}$, то в динамическом ОЗУ регенерируется строка, определяемая содержимым внутреннего счетчика, и затем оно увеличивается на единицу. Такая возможность упрощает разработку систем с динамической памятью: пропадает необходимость во внешнем счетчике регенерации и число мультиплексируемых источников, от которых поступают сигналы на адресные входы динамического ОЗУ, сокращается с трех (строка, столбец, регенерация) до двух.

Цикл чтение-модификация-запись начинается подобно обычному циклу чтения, при котором данные появляются на выходе DOUT, когда сигнал $\overline{CAS}$ переходит на активный уровень. Однако затем, для того чтобы в то же самое место записать новые данные, может быть установлен активный уровень сигнала $\overline{WE}$.

Цикл постраничного чтения позволяет прочесть целую строку (страницу) данных без повторения полного цикла RAS-CAS. Когда в защелке строки уже хранится содержимое целой строки, для выполнения этого цикла просто требуется многократное повторение сигнала $\overline{CAS}$ в виде импульсов низкого уровня, в то время как сигнал $\overline{RAS}$ постоянно остается на активном уровне. На каждом спадающем фронте сигнала $\overline{CAS}$ формируется новый адрес столбца и на выходе DOUT появляется новый бит. Данный цикл обеспечивает намного более быстрый доступ к памяти при последовательном чтении из соседних ячеек, то есть из ячеек со следующими друг за другом адресами; такой доступ к памяти часто осуществляется в микропроцессорных системах при выборке команд и при заполнении кэш-памяти.

Цикл постраничной записи аналогичен циклу постраничного чтения: он позволяет записать несколько битов строки, по одному сигналу $\overline{RAS}$ при многократном повторении сигнала $\overline{CAS}$.

9.5. Синхронные динамические ОЗУ

Протокол доступа по фронту сигналов RAS/CAS обычных динамических ОЗУ не только сложен; трудно заставить эту память

работать быстро и укладываться во временные границы при связи с остальными блоками системы. В результате в начале 1990-х годов появились *синхронные динамические ОЗУ (SDRAM)*, в которых применен более традиционный синхронный интерфейс, а к концу XX века эти устройства стали доминирующими.

В синхронных динамических ОЗУ сохранен мультиплексный принцип адресации обычных динамических ОЗУ. Однако значения сигналов управления в синхронном динамическом ОЗУ, так же как и значения сигналов на адресных входах, фиксируются только на нарастающем фронте общего тактового сигнала CLK с частотой 133 МГц и выше. Кроме того, в синхронных динамических ОЗУ введен сигнал разрешения тактового сигнала SKE: если он имеет неактивный уровень, то другие сигналы управления и сигналы адреса игнорируются. При записи значения данных принимаются во внимание в момент прохождения фронта тактового сигнала, и при чтении данные поступают на выход по фронту тактового сигнала.

Так же, как и у обычного динамического ОЗУ, для реализации той или иной операции внутри синхронной памяти требуется выполнить определенное число шагов, а это занимает несколько тактов внешнего тактового сигнала. Синхронное устройство памяти состоит из нескольких банков динамического ОЗУ, как правило, четырех, в которых может осуществляться одновременно несколько операций.

В каждом периоде тактового сигнала сигналы управления $\overline{RAS}$, $\overline{CAS}$ и $\overline{WE}$ интерпретируются синхронным динамическим ОЗУ как командное слово, а не как отдельные управляющие воздействия. В то же время старшие адресные биты воспринимаются ОЗУ как выбор банка: они указывают, к какому банку относится команда. Например, контроллер синхронного динамического ОЗУ может использовать четыре тактовых импульса, для того чтобы инициализировать операции чтения в четырех различных банках, а затем вернуться к первому из них и считать готовые результаты, затрачивая по одному такту на каждый банк.

Внутренняя синхронизация в синхронном динамическом ОЗУ осуществляется внешним тактовым сигналом, подаваемым на вход CLK. Обычно сигнал RAS, поступающий на внутреннюю матрицу, переходит на активный уровень немедленно после прохождения фронта синхросигнала, следующего за подачей коман-

ды чтения или команды записи. Для обеспечения внутренней синхронизации внутренний сигнал CAS в микросхеме вырабатывается позднее, насколько – зависит от частоты тактового сигнала CLK и быстродействия самой микросхемы памяти. Интервал времени между сигналами RAS и CAS, называемый CAS-задержкой, делается программируемым. Величину этой задержки и несколько других важных рабочих параметров необходимо загружать в синхронное динамическое ОЗУ при инициализации. Загрузка довольно проста: устройство памяти распознает команду загрузки параметров, когда одновременно переходят на активный уровень управляющие сигналы $\overline{RAS}$, $\overline{CAS}$ и $\overline{WE}$, а сами параметры поступают на адресные линии.

9.5.1. Основные характеристики SDRAM-памяти

Пропускная способность

Главной характеристикой памяти является ее пропускная способность, то есть максимальное количество данных, которое можно считать из памяти или записать в память в единицу времени. Именно эта характеристика прямо или косвенно отражается в названии типа памяти. Пропускная способность памяти зависит от ширины шины данных и частоты работы памяти. Поэтому для определения пропускной способности памяти нужно умножить частоту системной шины на размерность шины данных.

К примеру, SDRAM-память DDR400, обладая 64-битной (8-байт) шиной данных с эффективной частотой 400 МГц, имеет пропускную способность

$$400 \text{ МГц} \times 8 \text{ байт} = 3,2 \text{ Гбайт/с.}$$

Тайминги памяти

Кроме максимальной пропускной способности, память характеризуется латентностью. Под латентностью понимают задержку между поступлением команды и ее реализацией. Причем во многих случаях латентность памяти оказывает большее влияние на производительность всей системы в целом, нежели тактовая частота работы памяти.

Латентность памяти определяется ее таймингами, то есть задержками, измеряемыми числом тактов, между отдельными командами. Принято различать несколько разных таймингов памяти,

соответствующих задержкам между различными командами. Рассмотрим последовательность команд при чтении или записи данных в память.

RAS-to-CAS Delay (t_{RCD})

Первоначально происходит активация нужной строки памяти (команда *ACTIVE*), для чего сигнал *RAS* принимает низкий уровень и происходит считывание адреса строки (рис. 9.23).




Рис. 9.23. Задержка RAS-to-CAS Delay (t_{RCD})

Далее следует команда записи (*WRITE*) или чтения (*READ*) данных, для чего сигнал *CAS* принимает низкий уровень и соответствующий уровень принимает сигнал *WE*. При низком уровне сигнала *CAS* после прихода положительного фронта тактирующего сигнала происходит выборка столбца, адрес которого имеется в данный момент на шине адреса, и открывается доступ к нужному столбцу матрицы памяти. Однако команда чтения или записи не может следовать непосредственно за командой активации – требуется, чтобы между этими командами, то есть между импульсами *RAS* и *CAS*, существовал некий промежуток времени – *RAS to CAS Delay* (задержка сигнала *CAS* относительно сигнала *RAS*). Эту задержку, измеряемую числом тактов сигнала *CLK*, принято обозначать t_{RCD} . Учитывая, что импульс *RAS* эквивалентен выполнению команды активации строки (*ACTIVE*), а импульс *CAS* – команде *READ*, под задержкой *RAS-to-CAS Delay* можно понимать время между командами *ACTIVE* и *READ*.

CAS Latency (t_{CL})

От команды чтения (записи) данных и до выдачи первого элемента данных на шину (записи данных в ячейку памяти) проходит промежуток времени, который называется *CAS Latency* (рис. 9.24). Эта задержка измеряется числом тактов сигнала *CLK* и обозначается t_{CL} . Каждый последующий элемент данных появляется на шине данных в очередном такте.




Рис. 9.24. Задержка CAS Latency (t_{CL})

Active-to-precharge delay (t_{RAS})

Еще один тип задержки, называемый *Active-to-precharge delay*, — это минимальный промежуток времени, который должен пройти с момента подачи команды активации строки до команды *PRECHARGE* (рис. 9.25). Эта задержка обозначается t_{RAS} и измеряется числом тактов сигнала *CLK*.




Рис. 9.25. Задержка Active to precharge (t_{RAS})

RAS Precharge (t_{RP})

Завершение цикла обращения к банку памяти осуществляется подачей команды *PRECHARGE*, приводящей к закрытию строки памяти. От команды *PRECHARGE* и до поступления новой команды активации строки памяти должен пройти промежуток времени (t_{RP}), называемый *RAS Precharge* (рис. 9.26).




Рис. 9.26. Задержка RAS Precharge (t_{RP})

Command Rate

Следующий тип задержки, о котором необходимо сказать, — это скорость выполнения команд (*Command Rate*), представляющая собой задержку, измеряемую числом тактов сигнала *CLK*, между командой $\overline{CS}$ выбора микросхемы и командой активации строки. Как правило, задержка *Command Rate* составляет один или два такта.

Соотношения между таймингами памяти

Для каждого типа памяти значения различных задержек не могут быть произвольными и выбираются из допустимых значений. Кроме того, между разными таймингами должны соблюдаться вполне определенные соотношения. Далее мы рассмотрим несколько соотношений между таймингами на примере типичных операций чтения данных.

В простейшем случае для чтения данных из памяти необходимо выполнить последовательность следующих операций:

- активировать строку в банке памяти (команда *ACTIVE*);
- подать команду чтения данных (команда *READ*);
- считать данные, поступающие на внешнюю шину данных;

- закрыть активированную строку (команда *PRECHARGE*);
- активировать строку в банке памяти (команда *ACTIVE*).

Временной промежуток между активацией строки и командой чтения определяется как $tRCD$, а временной промежуток между командой чтения и появлением данных на шине — как tCL . Временной промежуток между началом считывания данных и закрытием активной строки ($tRAS$) зависит от длины передаваемого пакета, и должно выполняться соотношение $tRAS > tRCD + tCL$.

Минимальное значение $tRAS$ должно быть больше суммы $tRCD$ и tCL на столько, на сколько велика длительность третьей операции, определяемая длиной передаваемого пакета. В качестве примера рассмотрим память типа *SDR* с величинами задержек $tCL = 2$ и $tRCD = 2$ ($tRAS > 4$). При длине пакета $BL = 2$ необходимо затратить не менее 2 тактов для передачи всего пакета, поэтому минимальное значение $tRAS$ должно быть равным 6.

Запись таймингов памяти

Описанные задержки – *RAS to CAS Delay* ($tRCD$), *CAS Latency* (tCL), *RAS Precharge* (tRP), *Active to precharge delay* ($tRAS$) и *Command Rate* – определяют тайминги памяти, обычно записываемые в виде последовательности tCL - $tRCD$ - tRP - $tRAS$ -*Command Rate*. К примеру, для модуля *DDR400 (PC3200)* тайминги могут быть следующими: 2–3–4–5–(1). Это означает, что для данного модуля *CAS Latency* (tCL) составляет 2 такта, *RAS to CAS Delay* ($tRCD$) – 3 такта, *RAS Precharge* (tRP) – 4 такта, *ACTIVE-to-precharge delay* ($tRAS$) – 5 тактов и *Command Rate* – 1 такт.

9.5.2. Память *SDR*

В *SDR SDRAM*-памяти все входные и выходные сигналы синхронизованы с положительными фронтами сигнала тактового генератора *CLK*. Весь массив памяти *SDRAM*-модуля разделен на два независимых банка. Такое решение позволяет совмещать выборку данных из одного банка с установкой адреса в другом банке, то есть одновременно иметь две открытые страницы. Доступ к этим страницам чередуется (*bank interleaving*), и соответственно устраняются задержки, что обеспечивает создание непрерывного потока данных.

В SDRAM-памяти организована пакетная обработка данных, что позволяет производить обращение по новому адресу столбца ячейки памяти на каждом такте. Смысл пакетной обработки заключается в том, что при активированной строке задание адреса одного столбца позволяет получить доступ сразу к последовательности нескольких столбцов (пакету столбцов) без дополнительного указания их адресов. В микросхеме SDRAM имеется счетчик для наращивания адресов столбцов ячеек памяти, чтобы обеспечить к ним быстрый доступ. Количество адресуемых таким образом столбцов называется длиной пакета (*Burst Length, BL*).

В SDRAM-памяти ядро и буферы обмена работают в синхронном режиме на одной и той же частоте, например, 100 МГц. Передача бита из буфера происходит с каждым тактом работы ядра памяти.

На рис. 9.27 показаны временные диаграммы работы памяти SDR SDRAM при длине пакета $BL = 4$, $t_{RCD} = 2$ и $t_{CL} = 2$.




Рис. 9.27. Упрощенная временная диаграмма работы SDR SDRAM-памяти

9.5.3. Память DDR

Память *DDR SDRAM*, которая пришла на смену памяти *SDR*, обеспечивает вдвое большую пропускную способность. Аббревиатура *DDR (Double Data Rate)* в названии памяти означает удвоенную скорость передачи данных. В *DDR*-памяти каждый буфер ввода-вывода на каждой из 64 линий шины данных передает два бита за один такт, то есть фактически работает на удвоенной тактовой частоте, оставаясь при этом полностью синхронизированным с ядром памяти. Такой режим работы возможен в случае, если эти два бита доступны буферу ввода-вывода на каждом такте работы памяти. Для этого требуется, чтобы каждая команда чтения приводила к передаче из ядра памяти в буфер ввода-вывода сразу $2n$ бит. С этой целью используются две независимые линии передачи от ядра памяти к буферам ввода-вывода шириной n бит каждая, откуда биты поступают на шину данных в требуемом порядке (рис. 9.28).




Рис. 9.28. Реализация технологии 2n-Prefetch при операции чтения данных

Поскольку при таком способе организации работы памяти происходит предвыборка $2n$ бит перед передачей их на шину данных, его также называют *2n Prefetch* (предвыборка $2n$ бит). В этой архитектуре доступ к данным осуществляется «попарно» – каждая одиночная команда чтения данных приводит к отправке по внешней шине данных двух слов (разрядность которых, как и в *SDR SDRAM*, равна разрядности внешней шины данных). Аналогично каждая команда записи данных ожидает поступления двух слов по внешней шине данных. Именно поэтому длина пакета (*Burst Length, BL*) при передаче данных в устройствах *DDR SDRAM* не может быть меньше 2.

Для того чтобы осуществить синхронизацию работы ядра памяти и буферов ввода-вывода, используется одна и та же тактовая частота. Только если в самом ядре памяти синхронизация осуществляется по положительному фронту тактирующего импульса, то в буфере ввода-вывода, выполняющем функцию мультиплексора, для синхронизации используется как положительный, так и отрицательный фронт тактирующего импульса. Таким образом, передача $2n$ бит в буфер ввода-вывода по двум отдельным линиям осуществляется по положительному фронту тактирующего импульса, а их выдача на шину данных происходит как по положительному, так и по отрицательному фронту тактирующего импульса. Это обеспечивает вдвое более высокую скорость работы буфера и соответственно вдвое большую пропускную способность памяти. Отличительной особенностью *DDR*-памяти является реализация четырех логических банков.

Рассмотрим упрощенную схему работы *DDR*-памяти на примере операции чтения (рис. 9.29).




Рис. 9.29. Временная диаграмма работы *DDR* SDRAM-памяти


Пусть имеется четыре банка памяти (Bank0...Bank3), длина пакета (*Burst Length*) равна 4, $t_{CAS} = 2$ и $t_{RCD} = 3$. Первоначально необходимо активировать каждый из четырех банков и получить доступ к строке в этом банке. Задержка между активацией двух банков определяется как t_{RRD} (*Row to Row Delay*) и обычно составляет 2 такта. Таким образом, через каждые два такта активизируется новый банк, а через каждые три такта после активации банка следует команда чтения данных из него.

Поскольку задержка *CAS Delay* составляет 2 такта, то через 2 такта после команды чтения данные могут быть считаны с шины данных в буфер ввода-вывода. У нас имеется две шины данных шириной n бит каждая и передача данных происходит параллельно по каждой из этих линий. К примеру, первое слово (n бит), соответствующее первому банку (Bank0) и первому столбцу в этом банке (A1), может быть передано по первой линии, а второе слово (A2) одновременно с первым словом – по второй линии. Далее, одновременно с передачей по первой линии слова A3, по второй линии данных может быть передано слово A4. Таким образом, по первой линии передаются данные A1, A3, B1, B3 и т.д., а по второй линии одновременно с ними – данные A2, A4, B2, B4 и т.д.

Затем эти данные передаются в мультиплексор синхронно с положительным фронтом тактового импульса и выводятся по шине шириной n бит синхронно с положительным и отрицательным фронтами.

9.6. Контрольные вопросы и задачи

1. Какую логическую функцию реализует ПЗУ, схема которого изображена на рисунке?



2. Составьте схему ПЗУ, выполняющего сложение двух 2-разрядных двоичных чисел.
3. Составьте схему ПЗУ, реализующего логическую функцию $y = x_0 \cdot x_1 \cdot x_2 + x_0 \cdot x_1 \cdot x_3 + x_0 \cdot x_2 \cdot x_3 + x_1 \cdot x_2 \cdot x_3$.
4. Составьте схему ПЗУ, изображенную в задаче 1, с использованием МОП-транзисторов вместо диодов.
5. Чем отличается организация флеш-памяти типа NAND от флеш-памяти типа NOR?
6. В чем заключаются достоинства и недостатки статического ОЗУ в сравнении с динамическим ОЗУ?

ГЛАВА 10. ПРОГРАММИРУЕМЫЕ МИКРОСХЕМЫ ТИПА CPLD И FPGA

С момента своего появления несколько лет назад программируемые логические устройства (ПЛУ) стали основным, очень гибким инструментом цифрового проектирования. По мере развития технологии ИС, естественно, возрастал интерес к созданию ПЛУ с более развитой архитектурой, что позволило бы воспользоваться достоинствами повышенной плотности упаковки в кристалле.

10.1. Интегральные схемы типа CPLD

Эта идея была использована в *сложных программируемых логических устройствах (complex programmable logic device, CPLD)*. Как показано на рис. 10.1, ИС типа *CPLD* является всего лишь совокупностью отдельных ПЛУ на одном кристалле с программируемой структурой взаимных связей, которая позволяет отдельным ПЛУ в пределах кристалла подключаться друг к другу так же, как это мог бы сделать опытный разработчик с отдельными ПЛУ вне кристалла. Здесь площадь кристалла, необходимая для реализации увеличенной в n раз логики, равна площади только n одиночных ПЛУ плюс площадь, занимаемая программируемой структурой взаимных связей.




Рис. 10.1. Общая архитектура ИС типа CPLD

Разные производители перепробовали много различных вариантов общей архитектуры, показанной на рисунке. Эти варианты отличаются блоками ПЛУ (состоящими из матрицы И и макроячеек), блоками ввода/вывода и структурой программируемых соединений. Мы рассмотрим эти составляющие, воспользовавшись в качестве примера архитектурой ИС типа *CPLD* серии 9500 фирмы *Xilinx*.

10.1.1. Семейство ИС XC9500 фирмы Xilinx

Микросхемы XC9500 фирмы *Xilinx* представляют собой семейство ИС типа *CPLD* одинаковой архитектуры, но с различным числом внешних И/О-выводов и с разным числом внутренних ПЛУ, которые фирма *Xilinx* называет *функциональными блоками (FB)*. Каждое внутреннее ПЛУ содержит 18 макроячеек, имеющих 36 входов и 18 выходов. Маркировка микросхем определяется числом имеющихся в них макроячеек. Самый маленький представитель этого семейства XC9536 содержит 2 функциональных блока с 36 макроячейками, а самый большой XC95288 – 16 функциональных блоков с 288 макроячейками.

В большинстве случаев не требуется, чтобы все внутренние сигналы конечного автомата или подсистемы были видимы остальной частью системы и использовались ею.

Так, ИС XC95108 содержит 108 внутренних макроячеек, но при ее размещении в корпусе с 84 выводами наружу могут быть выведены выходы самое большее 69 макроячеек. На самом деле, как правило, большинство из 69 И/О-выводов используются как входы, поэтому извне будет доступно еще меньшее число выходов. И это правильно: остальные выходы макроячеек вполне можно использовать внутри, так как к ним можно подключиться внутри через структуру программируемых соединений. Макроячейки, выходы которых доступны только внутри, иногда называют *скрытыми макроячейками*.

На рис. 10.2 приведена блок-схема внутренней архитектуры типичной ИС типа *CPLD* из семейства XC9500.




Рис. 10.2. Архитектура ИС типа CPLD семейства 9500 фирмы Xilinx

Каждый внешний I/O-вывод можно использовать в качестве входа, выхода или двунаправленного вывода в соответствии с тем, как запрограммировано устройство. Выводы, расположенные в нижней части рисунка, используются также для некоторых специальных целей. На любой из трех выводов GCK можно подавать общие тактовые сигналы; каждую макроячейку можно запрограммировать так, чтобы на нее поступал тактовый сигнал с выбранного входа. Один вывод GSR можно использовать для подачи сигнала общая установка/сброс, и каждую макроячейку можно запрограммировать так, чтобы с помощью этого сигнала производилась асинхронная предварительная установка или сброс. Наконец, на любой из двух выводов GTS можно подавать сигнал, осуществляющий общее управление третьим состоянием; в каждой макроячейке можно выбрать один из этих сигналов для отпириания или запириания соответствующего выхода, когда выход макроячейки подключен к внешнему I/O-выводу.

На рисунке показаны только четыре функциональных блока, но архитектура семейства XC9500 допускает наличие и большего

числа. Так, в ИС XC95288 имеется 16 функциональных блоков. Независимо от особенностей микросхемы, входящей в состав этого семейства, на входы каждого функционального блока путем программирования переключающей матрицы подаются 54 сигнала. На входы переключающей матрицы поступают сигналы с 18 выходов макроячеек от каждого функционального блока и внешние входные сигналы с I/O-выводов.

Кроме того, у каждого функционального блока есть 18 выходов, сигналы на которых поступают как на переключающую матрицу, так и на блоки ввода/вывода. Это сигналы разрешения выхода для выходных каскадов блока ввода/вывода; эти сигналы действуют в том случае, когда выход макроячейки данного функционального блока подключен к внешнему I/O-выводу.

На рис. 10.3 приведен пример внутренней схемы макроячейки CPLD и ее подключение к шине межсоединений. В состав приведенной на рисунке макроячейки входят четыре логических элемента "8-И" и логический элемент "4-ИЛИ". Его выход соединен со входом схемы "ИСКЛЮЧАЮЩЕЕ ИЛИ". Этот логический элемент предназначен для реализации инверсии логической функции. Для этого на его второй вход может подаваться логический 0 или логическая 1. При подаче на этот вход логической 1 схема "ИСКЛЮЧАЮЩЕЕ ИЛИ" будет инвертировать значение, поступающее с выхода логического элемента "4-ИЛИ". Если же на него поступает логический ноль, то схема "ИСКЛЮЧАЮЩЕЕ ИЛИ" будет передавать на выход сигнал без изменения.

Триггер макроячейки можно запрограммировать для работы в качестве D-триггера или в качестве Т-триггера с входом разрешения счета; последний вариант полезен при реализации счетчиков. С помощью мультиплексора выбирается сигнал, подаваемый на тактовый вход триггера; этим сигналом может быть один из четырех входных сигналов мультиплексора: один из трех общих тактовых сигналов на входах ИС или их произведение.

У триггера есть также входы асинхронной установки в единичное состояние и сброса. Выбор сигналов, подаваемых на эти входы, осуществляется мультиплексорами. В большинстве случаев входы установки и сброса бывают соединены с общим входом установка/сброс данной ИС и используются только при начальном запуске системы. Однако по этим входам можно также получить доступ к SR-зашелке, у которой вход CLK не используется.




Рис. 10.3. Схема макроячейки микросхемы CPLD

В качестве выходного сигнала макроячейки OUT с помощью двухвходового мультиплексора выбирается сигнал с выхода триггера или сигнал, поступающий на его вход D. Выходной сигнал OUT поступает на переключающую матрицу, где он может быть использован любой другой макроячейкой или отправлен к блокам ввода/вывода.

Блок ввода-вывода состоит из элементов с тремя состояниями (буферов). Буфер позволяет настраивать выводы микросхемы на вход или на выход сигналов. Чтобы вывод микросхемы настроить на ввод информации, достаточно перевести буфер, подключенный к данному выводу, в высокоимпедансное состояние.

Дальнейший путь прохождения сигнала по микросхеме может быть запрограммирован МОП-ключами, размещенными на пересечениях вертикальных проводников и горизонтальных проводников шины межсоединений. На схеме эти соединения показаны символом **x**. Необходимо отметить, что если вывод запрограммирован на прием информации, то он не может быть использован в качестве выхода микросхемы. Обычно фирмы-изготовители указывают максимально возможное число входных и выходных линий.

10.1.2. Архитектура блока ввода/вывода

Блок ввода/вывода микросхем семейства XC9500 является наглядным примером тенденции в архитектуре блоков ввода/вывода микросхем типа *CPLD* и *FPGA*: в нем, кроме управления логическими действиями вроде разрешения выхода, имеется возможность изменять многие *аналоговые* параметры. В блоке ввода/вывода можно изменять значения трех аналоговых параметров:

- *Управление скоростью изменения выходного напряжения.* Для того чтобы получать быстродействующее или медленно работающее устройство, можно задавать время нарастания и спада выходных сигналов. Установка наибольшего быстродействия обеспечивает наименьшую возможную задержку распространения, в то время как задание режима медленной работы устройства позволяет уменьшить помехи в линии передачи и шумы в системе за счет небольшой дополнительной задержки.
- *Включение резистора нагрузки между выходом и шиной питания.* Когда резистор нагрузки включен, он предотвращает появление на выходном выводе плавающего напряжения при подаче на микросхему напряжения питания. Это полезно в том случае, когда выходные сигналы поступают на входы разрешения других логических устройств с низким активным уровнем, в отношении которых не предполагается, что в момент включения питания на них будет подан сигнал, имеющий активное значение.
- *Образование программируемых пользователем выводов земли.* Эта возможность фактически позволяет перераспреде-

лять I/O-выводы так, чтобы те или иные выводы были выводами земли, а вовсе не сигнальными выводами. Это оказывается полезным в быстродействующих устройствах с высокой скоростью изменения сигналов. Необходимость в дополнительных выводах земли возникает в тех случаях, когда имеют место большие броски тока, возникающие при одновременном переключении сигналов на нескольких выходах.

Кроме этих особенностей, ИС семейства XC9500 совместимы с внешними устройствами с напряжением питания 5 В и 3.3 В. Входной буфер и внутренняя логика работают от источника питания с напряжением, равным 5 вольтам. В зависимости от напряжения питания внешних устройств в выходном каскаде используется напряжение питания $V_{ППО}$, равное 5 В или 3.3 В.

Важной операцией при разработке ИС типа *CPLD* и программного обеспечения является *привязка выводов*. Обычно при использовании ИС типа *CPLD* считается нормальным разрешить программе компоновки выбирать любые возможные выводы в качестве внешних входов и выходов данного устройства. Но когда проект закончен и изготовлена печатная плата, разработчик может пожелать зафиксировать назначение выводов, так чтобы они оставались теми же самыми при небольших (или даже при существенных) изменениях, связанных с изменениями или с исправлением ошибок в проекте. Это приводит к экономии времени и стоимости и позволяет преодолеть препятствия, возникающие при доработке и переделке печатной платы.

Желаемая привязка выводов обычно указывается в файле, который читается программой компоновки. У первых ИС типа *CPLD* и *FPGA* привязка выводов до выполнения даже небольших изменений не гарантировала успеха: программа сообщала, что имеется слишком много ограничений. Если разблокировать назначение выводов, то программа компоновки, возможно, найдет новое распределение, которое будет работать, но оно может оказаться совершенно не похожим на исходное.

Эти проблемы вовсе не обязательно возникали по вине программы компоновки; просто у первых ИС типа *CPLD* и *FPGA* не было достаточного количества внутренних связей, чтобы выдерживать постоянные изменения проекта при условии привязки выводов. В дальнейшем схемы *CPLD* были усовершенствованы, и стали возможны изменения в процессе разработки проекта. В ре-

зультате некоторые микросхемы теперь имеют, например, выходную переключающую матрицу, которая гарантирует возможность соединения любого входа или выхода макроячейки, находящейся внутри данной ИС, с любым внешним И/О-выводом

10.2. Интегральные схемы типа FPGA

Программируемая в условиях эксплуатации матрица логических схем (field-programmable gate array, FPGA) напоминает CPLD, вывернутую изнутри наружу. Как показано на рис. 10.4, на кристалле расположено большое число конфигурируемых логических блоков, каждый из которых меньше, чем ПЛУ. Они распределены по всему кристаллу среди программируемых соединений, а вся матрица окружена блоками ввода/вывода.




Рис. 10.4. Общая архитектура кристалла ИС типа FPGA

Конфигурируемый логический блок ИС типа *FPGA* обладает меньшими возможностями, чем типичное ПЛУ, но одна микросхема типа *FPGA* содержит гораздо больше логических блоков, чем ИС типа *CPLD* при том же самом размере кристалла.

Микросхемы типа *FPGA* были разработаны фирмой *Xilinx, Inc.* в 1998 году. Для иллюстрации архитектуры ИС типа *FPGA* мы воспользуемся одним из наиболее популярных в начале 2000-х годов семейством *Spartan-2*. Семейства *Spartan-2* и *Spartan-2E* являются вторым поколением ПЛИС (Программируемые Логические Интегральные Схемы). ПЛИС семейства *Spartan-2E* приме-

няются в проектах как альтернатива специализированным интегральным схемам емкостью до 600 000 вентилей (логических элементов) и системным быстродействием до 200 МГц. Напряжение питания ядра кристалла семейства Spartan-2E составляет 2.5 В.

Семейство Spartan-2 состоит из 6 типов микросхем, а семейство Spartan-2E содержит 7 типов микросхем, отличающихся логической емкостью. Для знакомства с ПЛИС *FPGA* целесообразно выбрать относительно простую схему. Сравнительные параметры некоторых ИС приведены в табл. 10. 1.

Т а б л и ц а 10.1

Основные характеристики семейства Spartan-2E

Кристалл	Логические ячейки (LC)	Системные вентили	Матрица CLB	CLB	Блочная ОЗУ, Бит	Пользовательские блоки ввода-вывода (IOB), max
XC2S15	432	15000	8×12	96	16384	86
XC2S30	972	30000	12×18	216	24576	132
....						
XC2S600E	15552	600000	48×72	3 456	294912	514

В настоящее время микросхемы *FPGA* выпускаются многими производителями и их возможности постоянно расширяются. Для сравнения приведем параметры программируемой логической схемы XC6SLX150T одного из последних семейств Spartan-6.

- Количество *CLB* – 147443.
- Блочная ОЗУ, Kb – 4824.
- Наличие восьми 3.2-гигабитных приемопередатчиков.
- Встроенный блок цифровой обработки сигналов DSP48A1, содержащий 180 слайсов, каждый из которых содержит перемножитель 18×18 , сумматор и 48-битный аккумулятор, работающие на частоте до 390 МГц.
- Конфигурация кристалла хранится во внутреннем ПЗУ.
- На 60% снижено динамическое и на 50% статическое энергопотребления по сравнению с ПЛИС семейства Spartan-3.
- Число пользовательских блоков ввода-вывода (*IOB*) равно 540.
- Максимальная частота сигналов *CLK* – 540 МГц.

10.2.1. ПЛИС семейств Spartan-2 и Spartan-2E

Программируемые логические схемы семейства Spartan-2:

- Высокопроизводительные, программируемые пользователем логические интегральные схемы с архитектурой *FPGA*.

Емкость от 15 000 до 600 000 системных вентилей.

Тактовая частота до 200 МГц.

Совместимость с шиной PCI 66 МГц.

Поддержка большинства стандартов ввода-вывода (технология *SelectIO*).

16 высокопроизводительных стандартов ввода-вывода.

Размещение ИС в наиболее дешевых корпусах.

Совместимость по выводам ИС разной емкости в одинаковых корпусах.

- Встроенные цепи управления тактовыми сигналами.

Четыре встроенных модуля автоподстройки задержек (*DLL – delay-locked loop*) для расширенного управления тактовыми сигналами внутри ПЛИС и в устройстве в целом.

Четыре глобальные сети распределения тактовых сигналов с малыми отклонениями фронтов плюс 24 локальные тактовые сети.

- Иерархическая система элементов памяти.

На базе 4-входовых таблиц преобразования (*4-LUT – Look Up Table*), конфигурируемых либо как 16-битовая *RAM*, либо как 16-ти битовая двухпортовая *RAM*, либо как 16-битовый сдвиговый регистр.

- Встроенная блочная память, каждый блок конфигурируется как синхронная двухпортовая *RAM* емкостью 4 Кбит.

- Быстрые интерфейсы для подключения к внешней высокопроизводительной *RAM*.

- Гибкая архитектура, позволяющая сбалансировать быстродействие и плотность упаковки.

- Специальная логика ускоренного переноса для высокоскоростных арифметических операций.

- Каскадируемые цепочки для функций с большим количеством входов.

- Многочисленные регистры/защелки с разрешением тактирования и синхронно/асинхронные цепи установки и сброса.

- Внутренние шины с тремя состояниями.

- Логика периферийного сканирования в соответствии со стандартом *IEEE 1149.1*.

Проектирование микросхем осуществляется пакетами программного обеспечения *ISE* или *WEBPack ISE*, устанавливаемыми на персональном компьютере. Конфигурация соединений в микросхеме хранится во внешнем ПЗУ и загружается в ПЛИС после включения питания автоматически или принудительно.

Процесс конфигурации

Конфигурационная последовательность (*bitstream*) может загружаться в микросхему непосредственно в системе практически неограниченное число раз. Инициализация ИС *FPGA* производится автоматически (из загрузочной флеш-памяти *Xilinx*) при подаче напряжения питания или принудительно по специальному сигналу. В зависимости от емкости ИС процесс инициализации занимает от 20 до 900 мс, в течение которых выводы ИС находятся в высокоомном состоянии и через резисторы подключены к напряжению источника питания.

Потребление энергии

Статическое потребление энергии достаточно мало и составляет единицы микроватт. Динамическое же потребление возрастает пропорционально с частотой работы устройства и зависит от степени заполнения микросхемы, характера логической структуры проекта на кристалле, параметров режима внешних выводов ИС и т. д.

FPGA фирмы *Xilinx* выполнены по *SRAM* КМОП-технологии. Они характеризуются высокой гибкостью структуры и большим числом триггеров в одной микросхеме. При этом логика реализуется посредством так называемых *LUT*-таблиц (*Look Up Table*), а внутренние межсоединения – посредством разветвлённой структуры металлических линий, коммутируемых специальными быстройдействующими транзисторами.

Отличительными особенностями ИС *FPGA* являются:

- Внутренние буферы с возможностью переключения в высокоомное состояние, тем самым позволяющие организовать системные двунаправленные шины.

- Индивидуальный контроль высокоомного состояния и времени нарастания фронта выходного сигнала по каждому внешнему выводу.
- Наличие общего сброса/установки всех триггеров, имеющих в составе микросхемы.
- Множество глобальных линий с малыми задержками распространения сигнала.
- Наличие внутреннего распределённого ОЗУ, реализующегося посредством тех же *LUT*-таблиц.
- Наличие внутреннего блочного ОЗУ, ёмкость одного блока 4 кбит, число блоков в микросхеме достигает 72.

Программируемые логические блоки в ИС типа *FPGA* семейства Spartan-2 и Spartan-2E фирмы *Xilinx* названы *перестраиваемыми логическими блоками* (*CLB* – *Configurable Logic Block*). Наименьшая микросхема семейства Spartan-2 XC2S15 содержит матрицу логических блоков размером 8×12 , а в самой большой ИС семейства Spartan-2E XC2S600 – 3456 логических блоков в виде матрицы размером 48×72 .

Подобно семейству *CPLD*, семейство Spartan-2 включает набор микросхем разных размеров с разным числом И/О-выводов. В справочных данных (табл. 10.1) указывается максимальное число доступных пользователю блоков ввода/вывода, имеющих в микросхеме. Однако ИС серии Spartan-2 размещают в различных корпусах, и в случае корпуса меньших размеров не все имеющиеся входы/выходы выведены на внешние контакты. Как и в случае с ИС типа *CPLD*, пользователь микросхем типа *FPGA* имеет возможность перенести свой проект, выполненный на основе небольшой ИС, в микросхему большего объема, размещенную в том же самом корпусе, и наоборот.

10.2.2. Архитектура Spartan-2

Основными особенностями архитектуры микросхем семейства Spartan-2 являются гибкость и регулярность. Микросхемы содержат матрицы конфигурируемых логических блоков *CLB*, которые окружены программируемыми блоками ввода-вывода *IOB*. Все соединения между основными элементами *CLB*, *IOB* осуществля-

ются с помощью набора иерархических высокоскоростных программируемых трассировочных ресурсов. Обилие таких ресурсов позволяет реализовывать на *FPGA* семейства Spartan-2 даже самые сложные проекты.

Конфигурационные данные микросхем семейства Spartan-2 хранятся в статическом ОЗУ (*SRAM*), поэтому функционирование этих схем определяется загружаемой во внутренние ячейки памяти информацией. Конфигурационные данные могут загружаться в микросхему несколькими способами. В ведущем последовательном режиме *Master Serial* загрузка осуществляется из внешнего ПЗУ и полностью управляется самой *FPGA* Spartan-2. В других режимах управление загрузкой осуществляется внешними устройствами (подчиненный параллельный режим *Slave Parallel*, подчиненный последовательный *Slave Serial* и *JTAG*).

Конфигурационные данные создаются пользователем при помощи программного обеспечения проектирования *ISE* или *WebPACK ISE*, разработанного фирмой *Xilinx*. Программное обеспечение включает в себя модули схемного и текстового ввода, моделирования, автоматического и ручного размещения и трассировки, создания, загрузки и верификации конфигурационных данных.

Микросхемы Spartan-2 обеспечивают более высокую производительность, чем предыдущие поколения *FPGA*. Проекты могут работать на системных частотах до 200 МГц и частотах внутри микросхеммы, превышающих 350 МГц. Блоки ввода-вывода Spartan-2 полностью соответствуют спецификациям шины *PCI*, поэтому микросхемы позволяют реализовывать интерфейсные схемы, работающие на частоте 33 МГц или 66 МГц.

10.3. Описание структуры ИС Spartan-2

10.3.1. Матрица Spartan-2

Структура программируемой пользователем матрицы логических элементов микросхем семейства Spartan-2 показана на рис. 10.5.




Рис. 10.5. Структура FPGA Spartan-2

Основными программируемыми элементами матрицы являются:

конфигурируемые логические блоки (*CLB*), на основе которых реализуется вся логика,

блоки ввода-вывода (*IOB*), осуществляющие связь между контактами микросхемы и *CLB*.

Соединение между *CLB* осуществляется с помощью главных трассировочных матриц – *GRM* (*General Routing Matrix*). *GRM* – это матрица программируемых транзисторных двунаправленных переключателей, расположенных на пересечении горизонтальных и вертикальных линий связи. Каждый *CLB* окружен локальными линиями связи (*VersaBlock*), которые позволяют осуществить соединения с матрицей *GRM*.

Интерфейс ввода-вывода *VersaRing* создает дополнительные трассировочные ресурсы по периферии микросхемы. Эти трассы улучшают общую структуру соединений в устройстве и допускают возможность трассировки после закрепления электрических цепей за конкретными контактами.

Архитектура Spartan-2 включает также следующие элементы, которые соединяются с матрицей *GRM*:

- Специальные блоки памяти *SRAM* размером 4096 бит каждый.
- Четыре модуля автоподстройки задержек *DLL*, предназначенных для компенсации задержек тактовых сигналов, деления, умножения и изменения фазы тактовых частот.
- Буферы с тремя состояниями *BUFT*, которые расположены

вблизи каждого *CLB* и управляют горизонтальными сегментированными трассами.

Коды, записанные в ячейки статической памяти, управляют настройкой логических элементов и коммутаторами трасс, осуществляющих межсоединения в схеме. Эти коды загружаются в ячейки после включения питания и могут перезагружаться в процессе работы, если необходимо изменить реализуемые микросхемой функции.

10.3.2. Блок ввода-вывода

Основным отличительным свойством блоков *I/OB* семейства Spartan-2 является поддержка широкого спектра стандартов сигналов ввода-вывода, что позволяет сопрягать Spartan-2 с большинством быстродействующих элементов памяти и шинных интерфейсов. На рис. 10.6 представлена структурная схема *I/OB*.


I/OB содержит три запоминающих элемента, функционирующих либо как D-триггеры, либо как триггеры-защелки. Каждый *I/OB* имеет входной сигнал синхронизации (*CLK*), распределенный на три триггера и независимые для каждого триггера сигналы разрешения тактирования (*Clock Enable – CE*).

На каждый триггер подан сигнал Сброса/Установки (*Set/Reset – SR*). Этот сигнал может быть сконфигурирован независимо как сигнал синхронной установки (*Set*), синхронного сброса (*Reset*), асинхронной предустановки (*Preset*) или асинхронного сброса (*Clear*).

Входные и выходные сигналы буферов, а также все управляющие сигналы в *I/OB* допускают независимое инвертирование. Данное свойство не отображено на блок-схеме *I/OB*, но доступно в программе проектирования.

Все контакты защищены от повреждения электростатическим разрядом и от всплесков перенапряжения. Реализованы две формы защиты от перенапряжения, одна допускает работу с логическими схемами, имеющими $U_{\Pi} = 5 \text{ В}$, а другая нет. Для первого случая включенный на входе диод Зенера (стабилитрон) не позволяет напряжению на входе возрасти выше 6,5 В. В случае, когда требуется совместимость с устройствами, имеющими напряжение питания 3.3 В, обычные диоды ограничения подсоединяются к ис-

точнику питания выходных каскадов V_{CCO} . Тип защиты от перенапряжения может выбираться независимо для каждого контакта.



*Специальные элементы включают:

- Программируемый резистор, соединенный с земляной шиной (*pull-down*).
- Программируемый резистор, соединенный с шиной питания (*pull-up*).
- Маломощная схема удержания последнего состояния (*week-keeper*).
- Цепи защиты от перенапряжения и электростатического разряда.

Рис. 10.6. Блок ввода-вывода ИС Spartan-2

По выбору, к каждому контакту может подключаться:

- резистор, соединенный с земляной шиной (*pull-down*),
- резистор, соединенный с шиной питания (*pull-up*),
- маломощная схема удержания последнего состояния (*week-keeper*).

До начала процесса конфигурирования микросхемы все выходы, не задействованные в этом процессе, принудительно переводятся в состояние высокого импеданса. *Pull-down* резисторы и элементы *week-keeper* неактивны, а *pull-up* резисторы можно активировать.

Активация *pull-up* резисторов перед конфигурацией управляется внутренними глобальными линиями через управляющие режимные контакты. Если *pull-up* резисторы не активны, то выводы находятся в состоянии неопределенного потенциала. Если в проекте необходимо иметь определенные логические уровни до начала процесса конфигурирования, то нужно использовать внешние резисторы.

10.3.3. Ввод сигнала

Входной сигнал, поступающий на вывод *IOB*, может быть подан либо непосредственно к блокам внутренней логики, либо через входной триггер. Кроме того, между выходом буфера и D-входом триггера может быть подключен элемент задержки, который позволяет задержать сигнал на требуемое время удержания в случае соединения контакт–контакт. Данная задержка согласована с внутренней задержкой распространения сигнала тактирования *FPGA*, что гарантирует нулевое время удержания при прохождении сигналов от внешнего контакта к внешнему контакту.

Каждый входной буфер может быть сконфигурирован таким образом, чтобы удовлетворять одному из стандартов ввода-вывода, поддерживаемых устройством. В некоторых из этих стандартов входной буфер использует напряжение порогового уровня V_{ref} , формируемое пользователем. Использование напряжений V_{ref} позволяет ввести в устройство принудительные опорные величины для различных, близких по используемым логическим уровням стандартов.

К каждому входу после окончания процесса конфигурирования могут быть по выбору подключены внутренние резисторы (либо *pull-up*, либо *pull-down*). В качестве резисторов используется сопротивление канала МОП-транзисторов. Номинал этих резисторов лежит в пределах 50–150 кОм.

10.3.4. Вывод сигнала

Выходной сигнал проходит через буфер с тремя состояниями, выход которого соединен непосредственно с контактом. Сигнал может быть подан на вход буфера с тремя состояниями либо непосредственно от внутренней логической структуры, либо через выходной триггер блока ввода-вывода.

Управление буфером с тремя состояниями также может осуществляться либо непосредственно от внутренней логической структуры, либо через специальный триггер *IOB*, который позволяет создать синхронное управление сигналом разрешения и запрещения для буфера с тремя состояниями. Каждый такой выходной каскад рассчитан на втекающий ток до 48 мА и вытекающий ток до 24 мА. Программирование мощности и скорости нарастания сигнала выходного каскада позволяет минимизировать переходные процессы в шинах. Для большинства стандартов ввода-вывода выходной уровень логической единицы зависит от приложенного извне напряжения V_{ref} .

По выбору к каждому выходу может быть подключена схема *week-keeper*. Если данная цепь активирована (задаётся пользователем на этапе создания схемы), то она следит за напряжением на контакте микросхемы и создает слабую нагрузку для входного сигнала, подключенную либо к земле (если на входе уровень логического нуля), либо к источнику питания (если на входе уровень логической единицы). Если контакт подключен к нескольким источникам сигнала, эта цепь удерживает уровень входного сигнала в его последнем состоянии при условии, что все источники были переведены в состояние с высоким импедансом. Поддержание таким путем одного из допустимых логических уровней позволяет ликвидировать неопределённость уровня шины.

Так как схема *week-keeper* использует входной буфер для слежения за входным уровнем, необходимо использовать подходящее значение напряжения V_{ref} , если выбранный сигнальный стандарт требует этого. Подключение данного напряжения должно удовлетворять требованиям правил разбиения на банки.

10.3.5. Банки ввода-вывода

Некоторые из стандартов требуют подключения напряжения V_{II} и/или V_{ref} . Эти внешние напряжения подключаются к контактам микросхемы, которые функционируют группами, называемыми банками.

На рис. 10.7 показано, что каждая сторона микросхемы разделена на два банка. Банк имеет несколько контактов V_{II} , но все они должны быть подключены к одному и тому же источнику напря-

жения. Это напряжение определяется выбранным для данного банка стандартом выходных сигналов.




Рис. 10.7. Банки ввода-вывода Spartan-2

Часть стандартов требует подачи соответствующих пороговых напряжений V_{ref} на входные каскады. При этом определенные IOB автоматически конфигурируются как входы, соответствующие напряжению V_{ref} . Приблизительно один контакт из шести в каждом банке может выполнять эту роль.

Контакты V_{ref} в пределах одного банка внутренне между собой соединены, следовательно, в каждом банке может быть использовано только одно значение напряжения V_{ref} . Для правильной работы все контакты V_{ref} одного банка должны быть подсоединены к внешнему источнику напряжения.

В пределах одного банка можно одновременно использовать входы, которые требуют напряжения V_{ref} , и входы, которые этого не требуют. Входные буферы, которые используют V_{ref} , не совместимы с сигналами 5 В стандартов.

Номера контактов V_{II} и V_{ref} каждого банка приведены в таблицах и на рисунках для конкретного корпуса и типа микросхемы. На рисунках бывает показано, к какому банку относится конкретный контакт ввода-вывода.

В рамках конкретного типа корпуса микросхемы число контактов V_{II} и V_{ref} может меняться в зависимости от количества элементов в микросхеме. Чем больше микросхема по логической емкости, тем большее число контактов ввода-вывода преобразовано в контакты типа V_{ref} . Поскольку для микросхем малой емкости

существует максимальный набор контактов V_{ref} , имеется возможность проектирования печатной платы, позволяющая использовать на ней и большие микросхемы с таким же типом корпуса. Все контакты V_{ref} , предполагаемые к использованию для больших микросхем, должны быть подсоединены при этом к напряжению V_{ref} и не должны использоваться как контакты ввода-вывода.

В микросхемах малой емкости некоторые из контактов $V_{п}$, используемые в больших микросхемах, не соединены внутри корпуса. Эти не присоединенные контакты могут быть оставлены не присоединенными вне микросхемы или быть подключены к напряжению V_{CCO} , если требуется обеспечить совместимость создаваемой печатной платы с микросхемами большой емкости.

В корпусах *TQ144* и *PQ208* все контакты $V_{п}$ соединены вместе внутри микросхемы и, следовательно, ко всем из них должно быть подключено одно и то же напряжение $V_{п}$. В корпусе *CS144* пары банков, расположенные на одной стороне микросхемы, внутренне соединены, обеспечивая, таким образом, возможность выбора четырех возможных значений напряжения для $V_{п}$. Контакты V_{ref} остаются внутренне соединенными в рамках каждого из восьми банков и могут использоваться, как было описано выше.

10.4. Конфигурируемый логический блок *CLB*

Базовым элементом *CLB* является логическая ячейка *LC (Logic Cell)*. *LC* состоит из 4-входового функционального генератора (в микросхемах семейства *Spartan-6* используется 6-входовой функциональный генератор), логики ускоренного переноса и запоминающего элемента. Выходной сигнал каждого функционального генератора логической ячейки поступает на выход *CLB* и на D-вход триггера. Каждый *CLB* микросхем серии *Spartan-2* содержит четыре логические ячейки, организованные в виде двух одинаковых секций (*Slice*). Упрощенная конфигурация одной секции *CLB* показана на рис. 10.8.

Секция *CLB* имеет 15 входов и 7 выходов. Каждая секция *CLB* содержит 2 блока *LUT*, выходы которых поступают на входы двух блоков ускоренного переноса и управления.

В дополнение к четырем базовым логическим ячейкам *CLB* серии *Spartan-2* содержит логику, которая позволяет комбинировать ресурсы нескольких функциональных генераторов для реали-

зации функций пяти или шести переменных. Таким образом, при оценке числа эквивалентных системных вентилей для микросхем семейства Spartan-2 каждый *CLB* приравнивается к 4,5 *LC*.




Рис. 10.8. Секция CLB семейства Spartan-2

10.4.1. Таблица преобразования LUT

LUT (Look Up Table) является базовым элементом *FPGA*, позволяющим реализовать логические функции не комбинированием основных логических элементов (И, ИЛИ, НЕ, ИСКЛЮЧАЮЩЕЕ-ИЛИ), а описанием таблицы истинности для входов блока *LUT*. *LUT* – это ОЗУ, содержащие n входов и один выход, в него загружается таблица истинности требуемой логической функции, представленная в бинарном виде для каждой комбинации входов. Фирмы, производители ПЛИС, придумывают различные режимы работы *LUT*, внося дополнительные входы и выходы переноса для каскадирования арифметических функций.

В семействе Spartan-2 блоки *LUT* представляют собой статическую память 16×1 , то есть каждый *LUT* хранит 16 бит информации. Кроме возможности реализации логических функций, каждый *LUT*-элемент позволяет использовать его в качестве синхронной памяти типа *RAM* размерностью 16×1 бит. Более того, из двух *LUT*-элементов в рамках одной секции можно реализовать синхронную *RAM*-память размерностью 16×2 бита или 32×1 бит, либо двухпортовую синхронную *RAM*-память размерностью 16×1 бит. На *LUT*-элементе микросхемы Spartan-2 может быть реализован 16-битовый регистр сдвига, который идеально подходит для приема высокоскоростных или пакетных потоков данных. Этот режим используется и для запоминания данных в приложениях цифровой обработки сигналов.

10.4.2. Запоминающие элементы

Запоминающие элементы в каждой секции *CLB* Spartan-2 могут конфигурироваться как D-триггеры (реагирующие на фронт сигнала CLK), либо как D-защелки, чувствительные к уровню сигнала CLK. На D-вход триггера может быть подан сигнал либо с выхода *LUT* (функционального генератора), либо непосредственно со входов данной секции *CLB*, минуя функциональные генераторы.

Кроме входов сигналов синхронизации (CLK) и разрешения синхронизации (Clock Enable – CE), в каждой секции *CLB* есть входы сигналов синхронной установки (Set) и сброса (Reset). Обозначение этих сигналов – SR и BY соответственно. Сигнал SR переводит запоминающий элемент в состояние, определенное для него в конфигурационных данных, а сигнал BY – в противоположное состояние. Эти же сигналы могут быть использованы также в качестве асинхронной предустановки (Preset) и сброса (Clear). Все сигналы управления можно инвертировать независимо. В рамках одной секции *CLB* они поступают на оба триггера.

10.4.3. Дополнительная логика

От каждой секции *CLB* имеется семь выходов: X, XB, XQ, Y, YB, YQ и COUT. Сигналы всех этих выходов приходят из мультиплексоров в блоке формирования переноса и управления. Все вы-

ходные сигналы, за исключением XQ и YQ , являются комбинационными функциями входных сигналов. Сигналы на выходах XQ и YQ являются выходами триггеров.

Дополнительная логика, входящая в каждый CLB , представлена двумя мультиплексорами: $F5$ и $F6$ (рис. 10.9). На вход мультиплексора $F5$ заведены сигналы с выходов функциональных генераторов данной секции CLB . Комбинация двух LUT и мультиплексора позволяет получить функциональный генератор, реализующий любую 5-входовую функцию, либо мультиплексор 4×1 , либо некоторую функцию девяти входных переменных.




Рис. 10.9. Мультиплексоры $F5$ и $F6$ в составе CLB

Мультиплексор $F6$ объединяет выходы всех 4 функциональных генераторов CLB , используя выходы мультиплексоров $F5$. Это позволяет реализовать либо любую 6-входовую функцию, либо мультиплексор 8×1 , либо некоторую функцию до 19-ти переменных.

Каждый CLB имеет четыре сквозные линии – по одной на каждую логическую ячейку. Эти линии используются как дополнительные входы данных либо как дополнительные трассировочные ресурсы, не расходующие логические ресурсы.

10.4.4. Арифметическая логика

Каждая *LC* содержит специальную схему ускоренного переноса, которая обеспечивает наилучшую реализацию на *FPGA* различных арифметических функций. *CLB* содержит две отдельные цепи переноса – по одной на каждую секцию. Размерность цепи переноса – два бита на *CLB*.

Блок ускоренного переноса и управления кроме схемы формирования ускоренного переноса содержит схему ИСКЛЮЧАЮЩЕЕ-ИЛИ и схему И, что в сочетании с *LUT* позволяет реализовать однобитные арифметические функции, такие как сложение и умножение. Для выполнения этих функций каждый блок имеет вход сигнала переноса *CIN* и выход сигнала переноса *COUT*.

Специальные трассы схемы ускоренного переноса могут также использоваться для каскадного включения функциональных генераторов при необходимости создания функций с бóльшим числом входных переменных.

10.4.5. Буферы с тремя состояниями

Каждый *CLB* Spartan-2 содержит два буфера с тремя состояниями, выходы которых подключены к внутренним шинам. Каждый буфер *BUFT* имеет независимый вход управления третьим состоянием и независимый входной контакт.

10.4.6. Блочная память (Block RAM)

В *FPGA* Spartan-2 встроена особая блочная память *Block Select RAM* большой емкости. Она создана в дополнение к распределенной памяти небольшой емкости *Select RAM*, используемой в *LUT RAM* (*Look Up Table RAM*). Блоки памяти *Block Select RAM* организованы в виде столбцов. Все микросхемы Spartan-2 содержат два таких столбца, по одному вдоль каждой вертикальной стороны кристалла микросхемы. Каждый блок памяти равен по высоте четырем *CLB*, таким образом, микросхема Spartan-2, имеющая 8 *CLB* по высоте, содержит 2 блока памяти на колонку и 4 блока памяти в целом.

В таблице 10.2 приводятся емкости блочной памяти для некоторых микросхем семейства Spartan-2. Каждый блок памяти, как показано на рис. 10.10, это полностью синхронная двухпортовая

RAM с независимым управлением для каждого порта. Размерность шины данных для обоих портов может быть сконфигурирована независимо, что позволяет создавать преобразователи размерности шины.

Т а б л и ц а 10.2

Емкость блочной памяти

Микросхема Spartan-2	Число блоков	Общий объем блоч- ной памяти, бит
XC2S15	4	16384
XC2S30	6	24576
XC2S200	14	57344




Рис. 10.10. Блок памяти

В таблице 10.3 показаны возможные соотношения размерностей шин данных и адреса. В микросхемах Spartan-2 созданы специальные трассировочные ресурсы для связи блочной памяти с блоками *CLB* и другими блоками блочной памяти.

Т а б л и ц а 10.3

Соотношение шин адреса и данных

Разрядность	Число ячеек	Шина адреса	Шина данных
1	4096	ADDR<11:0>	DATA<0>
2	2048	ADDR<10:0>	DATA<1:0>
4	1024	ADDR<9:0>	DATA<3:0>
8	512	ADDR<8:0>	DATA<7:0>
16	216	ADDR<7:0>	DATA<15:0>

10.5. Программируемая трассировочная матрица

Матрица программируемых переключателей, представленная на рис. 10.11, является существенным компонентом структуры соединений, обеспечивающей связь между блоками. Установление соединений или их размыкание позволяет продлевать и разрывать проводящие сегменты в шинах. Еще более важно, что матрица программируемых переключателей позволяет *повернуть сигналы* на 90° путем соединения горизонтального и вертикального проводников. Без этого нельзя было бы соединить данный логический блок с другими блоками, находящимися в другой строке или в другом столбце матрицы, образуемой логическими блоками.

Соединения между проводящими сегментами осуществляются с помощью КМОП-ключей, управляемых *D*-защелками. На рис. 10.11b ключи изображены в виде пунктирных линий.




Рис. 10.11. Программируемые соединения в ИС серии Spartan-2:
а) матрица программируемых переключателей (PSM); б) элементарный программируемый переключатель (PSE); в) несколько возможных вариантов соединений

Матрица программируемых переключателей является необходимым компонентом, но за его использование приходится платить: при каждом прохождении сигналов через такую матрицу вносится небольшая задержка. Хорошая программа компоновки для ИС типа *FPGA* ищет не только какие-либо возможные размещения логических блоков и некоторую комбинацию соединений, которые будут работать.

Быстродействие проекта, рассчитанного для наихудшего случая, ограничивает величина задержки, вносимой наиболее длинной трассой. Поэтому архитектура трассировочных ресурсов и

программы размещения и трассировки создавались с учетом использования их в едином процессе оптимизации. Этот совместный процесс оптимизации минимизирует наиболее длинные пути и создает, таким образом, проект с наилучшей производительностью системы.

Кроме того, совместная оптимизация сокращает время компиляции, так как программное обеспечение и архитектура микросхемы создаются с учетом наилучшего взаимодействия. Благодаря этому сократились циклы проектирования, поскольку уменьшилось время каждой из итераций всего процесса.

10.5.1. Локальные связи

В микросхемах семейства Spartan-2 имеются локальные трассировочные ресурсы, называемые *VersaBlock* (рис. 10.12).




Рис. 10.12. Локальные связи в ИС серии Spartan-2

Они позволяют реализовать три типа соединений:

1. Связи между таблицами преобразования *LUT*, триггерами и главной трассировочной матрицей *GRM*.
2. Внутренние обратные связи *CLB*, которые создают высокоскоростные связи с таблицами преобразования *LUT* в рамках одного *CLB* и позволяют соединять их в виде цепочек с минимальными задержками распространения сигналов.
3. Прямые трассы, которые создают высокоскоростные соединения с соседними по горизонтали *CLB*, что позволяет избежать больших задержек, присущих трассам главной трассировочной матрицы.

10.5.2. Трассировочные ресурсы общего назначения

Большинство связей в микросхемах Spartan-2 реализуются с помощью трассировочных ресурсов общего назначения и, следовательно, большая часть ресурсов межсоединений связана с этим типом трассировочной иерархии. Трассировочные ресурсы общего назначения расположены в виде горизонтальных и вертикальных трассировочных линий и размещены в непосредственной близости от строк и столбцов матрицы, образованной блоками *CLB*. Ниже перечислены эти ресурсы:

- Примыкающая к каждому *CLB* главная трассировочная матрица *GRM*. *GRM* – это матрица переключателей, с помощью которых коммутируются горизонтальные и вертикальные линии и посредством которых блоки *CLB* получают доступ к трассировочным ресурсам общего назначения.
- *GRM* связана в каждом из четырех направлений с соседней *GRM* посредством 24-х линий одинарной длины.
- 96 буферизованных *HEX*-линий позволяют подать *GRM* сигналы на шесть других *GRM* в каждом из четырех направлений. *HEX*-линии организованы в виде зигзагообразных линий и могут подключаться к источникам сигнала только в своих конечных точках или серединных (три блока от источника). Одна треть *HEX*-линий являются двунаправленными, а остальные – однонаправленными.
- 12 длинных линий (*Long lines*) являются буферизованными двунаправленными линиями, быстро передающими сигналы в микросхеме на достаточно большие расстояния. Вертикальные длинные линии имеют протяженность, равную полной высоте кристалла микросхемы, а горизонтальные длинные линии – полной ширине.

10.5.3. Трассировочные ресурсы для блоков ввода-вывода

Микросхемы Spartan-2 имеют дополнительные трассировочные ресурсы, расположенные по периферии всей микросхемы. Эти связи, называемые *VersaRing*, формируют добавочный интерфейс между блоками *CLB* и блоками *IOB*. Они улучшают возможности закрепления сигналов за контактами и переназначения уже сделанного закрепления, если это требование задается располо-

жением проводников на печатной плате. При этом сокращается время изготовления всего проекта, т. к. изготовление и проектирование печатной платы можно выполнять одновременно с проектированием *FPGA*.

10.5.4. Специальные трассировочные ресурсы

Для максимизации быстродействия некоторые классы сигналов требуют наличия специальных трассировочных ресурсов. В устройстве Spartan-2 специальные трассировочные ресурсы созданы для двух классов сигналов:

- Горизонтальные трассировочные ресурсы создавались для реализации в микросхеме шин с тремя состояниями. Четыре разделенные линии шин реализованы для каждой строки *CLB*, позволяя организовывать сразу несколько шин в пределах одной строки (рис. 10.13).
- Две специальные линии для распространения сигналов быстрого переноса к прилегающему *CLB* в вертикальном направлении.




Рис. 10.13. Подключение буферов с тремя состояниями к горизонтальным линиям

10.5.5. Глобальные трассировочные ресурсы

Глобальные трассировочные ресурсы распределяют тактовые сигналы и другие сигналы с большим коэффициентом разветвления по выходу на всем пространстве микросхемы. Микросхемы Spartan-2 имеют два типа глобальных трассировочных ресурсов, называемых соответственно первичными и вторичными.

- Первичные глобальные трассировочные ресурсы представляют собой четыре специальные глобальные сети со специально выделенными входными контактами и связанными с ними глобальными буферами, спроектированными для распределения сигналов синхронизации с большим коэффициентом разветвления и с минимальными расхождениями фронтов. Каждая такая сеть может быть нагружена на входы синхронизации всех *CLB*, *IOB* и *BlockRAM* – блоков микросхемы. Источниками сигналов для этих сетей могут быть только глобальные буферы. Всего имеется четыре глобальных буфера – по одному для каждой глобальной сети.
- Вторичные глобальные трассировочные ресурсы состоят из 24 магистральных линий, 12 вдоль верхней кромки микросхемы и 12 вдоль нижней. По этим связям можно передать до 12 уникальных сигналов на колонку по 12 длинным линиям данной колонки. Вторичные ресурсы являются более гибкими, чем первичные, поскольку эти сигналы, в отличие от первичных, могут трассироваться не только до входов синхронизации.

10.6. Распределение сигналов синхронизации

ИС Spartan-2 имеют высокоскоростные, с малыми искажениями сигналов трассировочные ресурсы для распределения сигналов синхронизации на всем пространстве микросхемы. Типичное распределение цепей синхронизации показано на рис. 10.14.

В микросхеме имеется четыре глобальных буфера, два в середине верхней части микросхемы и два в середине нижней части. Эти буферы через первичные глобальные сети позволяют подводить сигналы синхронизации на любой тактовый вход конфигурируемых логических блоков.

Для каждого глобального буфера имеется соответствующий ему контакт микросхемы. Сигнал на вход глобального буфера может подаваться как с этих контактов, так и от сигналов, разводимых ресурсами общего назначения.




Рис. 10.14. Глобальные цепи синхронизации

10.7. Модули автоподстройки задержки (DLL)

Полностью цифровая автоподстройка задержки *DLL*, связанная с каждым глобальным буфером, может устранять различие задержек между синхросигналом на входном контакте микросхемы и сигналами на тактовых входах внутренних схем устройства. Каждая *DLL* может быть нагружена на две глобальные цепи синхронизации. Схема *DLL* отслеживает сигнал синхронизации на входном контакте микросхемы и тактовый сигнал, распределяемый внутри кристалла микросхемы, затем автоматически устанавливает необходимую задержку. Дополнительная задержка вводится таким образом, что фронты сигналов синхронизации достигают внутренних триггеров в точности на один период синхронизации позже их прихода на входной контакт. Эта система с обратной связью эффективно устраняет задержку распределения сигналов синхронизации, гарантируя, что фронты синхросигналов на входе микросхемы и на внутренних тактовых входах совпадают с большой точностью.

Кроме того, для устранения задержек, возникающих при распределении тактовых сигналов, *DLL* создает новые возможности управления функциями синхронизации. Модуль *DLL* может создавать четыре квадратурные фазы из исходного источника синхросигнала; удваивать частоту синхросигнала или делить эту частоту на 1.5, 2, 2.5, 3, 4, 5, 8 или 16.

Модуль *DLL* также функционирует как тактовое зеркало. Путем вывода из микросхемы сигнала с выхода *DLL* и последующего ввода этого сигнала снова внутрь кристалла микросхемы схема может устранить сдвиг фаз для тактовых сигналов на уровне печатной платы при работе с несколькими микросхемами Spartan-2.

Чтобы гарантировать, что системная синхронизация будет нормально функционировать до момента окончания конфигурирования системы и начала штатной работы, схема *DLL* имеет возможность задерживать процесс конфигурирования до нормальной синхронизации с системой.

10.8. Система проектирования

Разработка устройств на основе микросхем Spartan-2 осуществляется программным обеспечением проектирования *Xilinx ISE* или *WebPACK ISE*. Процесс проектирования включает: ввод проекта, размещение в микросхеме и верификацию. Для ввода проекта могут применяться электронные САПР, разработанные фирмой *Xilinx* или такими фирмами, как *Cadence*, *Simplicity*, *Mentor Graphics* или *Synopsys*. Для размещения в микросхеме и верификации используются специализированные под архитектуру микросхем САПР, выпускаемые только *Xilinx*.

Система проектирования фирмы *Xilinx* интегрирована в управляющую программу, называемую *Xilinx Design Manager (XDM)*, которая обеспечивает доступ к общему пользовательскому интерфейсу, независимо от выбора вида программы ввода или верификации. Программа *XDM* упрощает выбор настроек, необходимых для выполнения проекта, благодаря наличию разветвленного меню и легко доступной справочной системе (*on-line help*).

Прикладные программы, начиная от создания схемы (*schematic capture*) до размещения и трассировки (*Placement and Routing – PAR*), доступны из программы *XDM*. Несколько расширенных свойств программного обеспечения облегчает проектирование микросхем Spartan-2. Например, схемные макросы (*Relationally Placed Macros – RPMs*), в которых содержится информация о принудительной взаимной ориентации составных частей элементов проекта, дают необходимую информацию для их реального размещения на кристалле микросхемы. Они помогают

обеспечить оптимальное выполнение стандартных логических функций.

Для ввода проектов с помощью языков описания аппаратных средств (*Hardware Description Language – HDL*) система проектирования *Xilinx ISE* предоставляет интерфейсы к синтезаторам следующих фирм:

Synopsis (FPGA Compiler, FPGA Express);

Exemplar (Spectrum);

Symplicity (Symplicity).

Для схемного ввода проектов системы проектирования *Xilinx ISE* и *WebPACK ISE* предоставляют интерфейсы к следующим системам создания схем:

Mentor Graphics V8 (Design Architect Quick Sim II);

Viewlogic System (Viewdraw).

Существуют и другие производители, предлагающие аналогичные по функциям системы ввода проекта.

Для упрощения взаимодействия различных САПР существует стандартный формат файлов (*EDIF*), который поддерживается всеми производителями САПР. Синтезированный файл представляет собой текстовое (ASCII) описание проекта, но на более низком логическом уровне в формате, воспринимаемом программами трассировки *Xilinx*. При этом принципиальная схема проекта автоматически преобразуется в HDL-формат, соответствующий выбранным средствам синтеза.

САПР для *Spartan-2* включают унифицированную библиотеку (*Unified library*) стандартных функций. Эта библиотека содержит свыше 400 примитивов и макросов, от двухвходовых схем И до 16 битовых аккумуляторов и включает арифметические функции, компараторы, счетчики, регистры данных, дешифраторы, шифраторы, функции ввода-вывода, защелки, булевы функции, мультиплексоры и сдвигающие регистры.

Среда проектирования позволяет создавать иерархические проекты, в которых схемы верхнего уровня содержат основные функциональные блоки, в то время как системы нижнего уровня определяют логические функции этих блоков. Данные элементы иерархического проекта автоматически объединяются соответствующими средствами на этапе размещения в кристалле микросхемы. При иерархической реализации могут объединяться раз-

личные средства ввода проекта, давая возможность каждую из частей вводить наиболее подходящим для нее методом.

Для ввода дополнительной информации, используемой программами синтеза, размещения и трассировки создается файл *User Constraints File (UCF)*, при этом сохраняется универсальность модулей исходного описания, которые могут использоваться в других проектах. В этом файле хранится привязка входных и выходных сигналов к выводным контактам микросхемы.

10.8.1. Размещение проекта в кристалле микросхемы

Программное средство размещения и трассировки (*place-and-route, PAR*) обеспечивает автоматическое выполнение процесса размещения проекта в микросхеме. Процедура разбиения на физические блоки получает исходную информацию о проекте в виде перечня связей формата *EDIF* и осуществляет привязку абстрактных логических элементов к реальным физическим ресурсам архитектуры *FPGA (IOB, CLB)*. Затем процедура размещения определяет для них наилучшее место на кристалле микросхемы, руководствуясь информацией о межсоединениях и желаемом быстродействии. В завершение процедура трассировки выполняет соединения между блоками.

Алгоритмы программы *PAR* поддерживают автоматическое выполнение большинства проектов. Тем не менее в некоторых приложениях пользователь при необходимости может осуществлять контроль за процессом и управление им. На этапе ввода проекта пользователь может задавать свою информацию для разбиения, размещения и трассировки.

В программное обеспечение встроено средство *Timing Wizard*, управляющее процессом размещения и трассировки с учетом требований к временам распространения сигналов. При вводе проекта пользователь задает эту информацию, сохраняемую в файле *UCF*, в виде временных ограничений для определенных цепей. Процедуры анализа временных параметров связей анализируют эти, заданные пользователем, требования и пытаются удовлетворить им.

Временные требования вводятся в схему в виде системных ограничений, таких как минимально допустимая частота синхронизации или максимально допустимая задержка между двумя ре-

гистрами. При таком подходе результирующее быстродействие системы с учетом суммарной протяженности путей автоматически подгоняется под требования пользователя.

10.8.2. Верификация проекта

Верификация проекта представляет собой временное моделирование после размещения проекта в кристалле с учетом всех реальных задержек распространения сигналов внутри микросхемы.

В дополнение к обычному программному моделированию *FPGA* пользователь может использовать метод непосредственной отладки реальных цепей. Благодаря неограниченному количеству циклов перепрограммирования микросхем *FPGA*, работоспособность проектов можно проверить в реальном масштабе времени.

Система проектирования устройств Spartan-2 поддерживает и программное моделирование и метод отладки непосредственно аппаратных цепей. Для выполнения моделирования система извлекает временную информацию, полученную после размещения из базы данных проекта, и вводит ее в сетевой перечень. Пользователь может и сам проверить критичные по времени части проекта, используя статический временной анализатор *TRACE*.

Для непосредственной отладки цепей используется кабель для загрузки конфигурационных данных и считывания данных из микросхемы. Этот кабель соединяет персональный компьютер с микросхемой *FPGA*, установленной в законченное устройство. После загрузки проекта в *FPGA* пользователь может выполнить один шаг изменения логического состояния схемы, затем выполнить обратное считывание состояния триггеров в компьютер и проанализировать правильность работы схемы. Простейшие модификации проекта можно осуществлять при этом в считанные минуты.

10.8.3. Конфигурирование микросхемы в составе устройства

Конфигурирование – это процесс загрузки битовой последовательности, полученной с помощью программного обеспечения проектирования, во внутреннюю конфигурационную память микросхемы *FPGA*. Spartan-2 может загружаться как побитно (ведущий/подчиненный последовательные режимы и *JTAG*), так и побайтно (подчиненный параллельный режим).

Конфигурационные данные при выключенном питании должны храниться во внешнем энергонезависимом устройстве статической памяти. Обычно для этого применяются микросхемы флеш-памяти *Xilinx* серии XC1700 или XC1800. В табл. 10.4 представлены объемы конфигурационных последовательностей, загружаемых в ИС семейства Spartan-2. В соответствии с объемом загружаемых данных выбирается та или иная микросхема памяти.

Т а б л и ц а 10.4

Размер конфигурационной последовательности в Spartan-2

Микросхема	Объём конфигурационной последовательности, бит
XC2S15	197728
XC2S30	336 800
XC2S50	559 232
XC2S100	781 248
XC2S150	1040 128
XC2S200	1335 840

10.8.4. Режимы конфигурирования

Микросхемы семейства Spartan-2 поддерживают следующие четыре режима конфигурирования:

- подчиненный последовательный режим (*Slave-serial*),
- ведущий последовательный режим (*Master-serial*),
- подчиненный параллельный режим (*Slave Parallel*),
- режим периферийного сканирования (*JTAG – Boundary Scan*).

Загрузка битового потока осуществляется через специально выделенные конфигурационные выводы. Комбинация сигналов, поданных на входные контакты микросхемы M2, M1, M0, позволяет выбрать один из режимов конфигурирования, при этом четыре из восьми комбинаций на входах M2, M1, M0 соответствуют подтянутому до напряжения питания (*pull-up*) состоянию входов блоков ввода-вывода до начала процедуры конфигурирования, и четыре другие комбинации соответствуют состоянию неопределенного потенциала входов блоков ввода-вывода. Соответствие этих конфигурационных комбинаций необходимому режиму приведено в табл. 10.5.

К контактам M2, M1, M0 внутри микросхемы подключены *pull-up* резисторы, поэтому если на плате эти контакты никуда не подключены, то на них присутствует логическая 1.

Т а б л и ц а 10.5

Конфигурационные коды

Режим	M2	M1	M0	CCLK	Разряд- ность данных	Последова- тельный вы- ход DOUT	Контакты подтянуты
Master-serial	0	0	0	Выход	1	Есть	Нет
Boundary- scan	1	0	1		1	Нет	Нет
Slave Parallel	1	1	0	Вход	8	Нет	Нет
Slave-serial	1	1	1	Вход	1	Есть	Нет
Master-serial	1	0	0	Выход	1	Есть	Да
Boundary-scan	0	0	1		1	Нет	Да
Slave Parallel	0	1	0	Вход	8	Нет	Да
Slave-serial	0	1	1	Вход	1	Есть	Да

10.8.5. Сигналы конфигурации

Микросхемы Spartan-2 конфигурируются путем загрузки конфигурационных данных во внутреннюю конфигурационную память. Часто для этой цели используется порт *JTAG*. Интерфейс предназначен для подключения сложных цифровых микросхем или устройств уровня печатной платы к стандартной аппаратуре тестирования и отладки.

На текущий момент интерфейс стал промышленным стандартом. Практически все сколько-нибудь сложные цифровые микросхемы оснащаются этим интерфейсом:

- для выходного контроля микросхем при производстве;
- тестирования собранных печатных плат;
- прошивки микросхем с памятью;
- отладочных работ при проектировании аппаратуры и программного обеспечения.

Метод тестирования, реализованный в стандарте, получил название *Boundary Scan* (границное сканирование). Название отражает первоначальную идею процесса: в микросхеме выделяются функциональные блоки, входы которых можно отсоединить от остальной схемы, подать заданные комбинации сигналов и оценить состояние выходов каждого блока. Весь процесс произво-

дится специальными командами по интерфейсу *JTAG*, при этом никакого физического вмешательства не требуется. Разработан стандартный язык управления данным процессом – *Boundary Scan Description Language (BSDL)*.

Стандарт предусматривает возможность подключения большого количества устройств (микросхем) через один физический порт (пазъем).

Порт тестирования (*TAP – Test Access Port*) представляет собой четыре выделенных вывода микросхемы: *TCK*, *TMS*, *TDI*, *TDO*.

Функциональное назначение этих линий:

TDI (test data input – «вход тестовых данных») – вход последовательных данных периферийного сканирования. Команды и данные вводятся в микросхему с этого вывода по переднему фронту сигнала *TCK*;

TDO (test data output – «выход тестовых данных») – выход последовательных данных. Команды и данные выводятся из микросхемы с этого вывода по спадающему фронту сигнала *TCK*;

TCK (test clock – «такты тестирования») – тактирует работу встроенного автомата управления периферийным сканированием. Максимальная частота сканирования периферийных ячеек зависит от используемой аппаратной части и достигает 40 МГц;

TMS (test mode select – «выбор режима тестирования») – обеспечивает переход схемы в режим тестирования или выход из него и переключение между разными режимами тестирования.

Часть специальных контактов, которые при этом используются, не могут применяться для других целей, в то же время некоторые из них могут после завершения конфигурирования служить в качестве контактов ввода-вывода общего назначения.

К специальным контактам конфигурирования относятся следующие:

- контакты режима конфигурирования (*M2*, *M1*, *M0*);
- контакт синхронизации процесса конфигурирования (*CCLK*);
- контакт *PROGRAM*;
- контакт *DONE*;
- контакты периферийного сканирования (*TDI*, *TDO*, *TMS*, *TCK*).

В зависимости от выбранного режима конфигурирования, контакт *SSCLK* может быть либо источником сигнала синхронизации, либо, наоборот, приемником сигнала от внешнего генератора синхросигналов.

10.8.6. Последовательность конфигурации

Процесс конфигурирования микросхем семейства Spartan-2 состоит из трех фаз. В первой фазе конфигурирования очищается конфигурационная память. Следующая фаза – загрузка данных из внешней флеш-памяти в конфигурационную память микросхемы. Последней фазой является активизация логики (фаза *Start-Up*). Обычно процесс конфигурирования запускается автоматически после подачи напряжения питания.

Первая и последняя фазы одинаковы для всех режимов конфигурирования, а фаза загрузки данных в конфигурационную память зависит от выбранного режима.

10.9. Контрольные вопросы и задачи

1. В чем состоит отличие микросхем *CPLD* от микросхем *FPGA*?
2. Какие функции выполняют блоки ввода-вывода?
3. Что представляет собой таблица преобразования *LUT*?
4. Опишите структуру конфигурируемого логического блока.
5. Как организованы трассировочные ресурсы микросхем *FPGA*?
6. Где хранится информация о необходимых соединениях в микросхемах *FPGA*?
7. Можно ли изменять конфигурацию микросхем *FPGA* в процессе их работы?

ГЛАВА 11. РАСПРОСТРАНЕНИЕ СИГНАЛОВ В ДЛИННЫХ ЛИНИЯХ

В цифровых схемах изменение сигналов не происходит мгновенно. Задержка электрических сигналов, распространяющихся по проводам, составляет величину порядка 4.5–6 нс на метр. Точное значение задержки зависит от характеристик линии передачи. Когда задержки в линиях соизмеримы со временем перехода сигналов с низкого уровня на высокий и в обратном направлении, нельзя считать, что соединения выполнены проводниками с нулевой задержкой. В этом случае линии связи следует рассматривать как *длинные линии*.

В длинной линии наблюдаются такие изменения сигналов, которые нельзя предсказать анализируя работу схемы по постоянному току. Наиболее значительные изменения происходят в течение интервалов времени длительностью примерно $2T$ после того, как изменяется сигнал на входе линии, где T – задержка распространения сигнала от выхода источника сигнала до дальнего конца линии, по которой передается этот сигнал.

Если длительность переходов в сигнале и задержка его распространения в схеме намного больше, чем $2T$, то процессы, происходящие в длинной линии, практически не влияют на логику работы этого устройства. Таким образом, свойства длинной линии учитываются, как правило, только тогда, когда длина соединений превышает несколько сантиметров. Естественно, что, в зависимости от конкретной задачи, иногда можно избежать неприятностей при наличии и более длинных связей, но бывают ситуации, когда свойства длинных линий должны учитываться и при более коротких соединениях. Даже при разработке внутренней структуры сверхбольших интегральных схем (СБИС) с большим быстродействием необходимо учитывать явления, которые могут возникать в длинных линиях.

11.1. Основы теории длинных линий

Простейшая длинная линия представляет собой два параллельных проводника, расположенных на небольшом расстоянии один относительно другого. Однородной называется линия, пара-

метры которой R_0 , L_0 , G_0 , C_0 – соответственно сопротивление, индуктивность, активная проводимость (утечка) и емкость на единицу длины линии – равномерно распределены вдоль линии. Такая линия представляется в виде множества соединенных в цепочку бесконечно малых элементов длиной dx , каждый из которых имеет активное сопротивление $R_0 \cdot dx$, индуктивность $L_0 \cdot dx$, активную проводимость $G_0 \cdot dx$ и емкость $C_0 \cdot dx$. При прохождении сигнала через каждый такой участок линии ток и напряжение получают соответственно приращения $d_x i$ и $d_x u$. Схема замещения участка линии с распределенными параметрами представлена на рис. 11.1.




Рис. 11.1. Эквивалентная схема отрезка длиной линии

В соответствии с рис. 11.1 имеем

$$(R_0 dx) \cdot i + (L_0 dx) \cdot \frac{\partial i}{\partial t} = -d_x u, \quad (11.1a)$$

$$(G_0 dx) \cdot u + (C_0 dx) \cdot \frac{\partial u}{\partial t} = -d_x i. \quad (11.1b)$$

Из выражений (11.1a) и (11.1b) следует, что напряжение u и ток i должны быть решениями системы уравнений

$$-\frac{\partial u}{\partial x} = R_0 \cdot i + L_0 \cdot \frac{\partial i}{\partial t}, \quad (11.2a)$$

$$-\frac{\partial i}{\partial x} = G_0 \cdot u + C_0 \cdot \frac{\partial u}{\partial t}. \quad (11.2b)$$

В случае отсутствия в линии потерь ($R_0 = 0$, $G_0 = 0$) или если они малы и ими можно пренебречь, получаем волновые уравнения для напряжения u и тока i :

$$\frac{\partial^2 u}{\partial x^2} = \frac{1}{v} \cdot \frac{\partial^2 u}{\partial t^2}, \quad (11.3a)$$

$$\frac{\partial^2 i}{\partial x^2} = \frac{1}{v} \cdot \frac{\partial^2 i}{\partial t^2}, \quad (11.3б)$$

где $v = 1/\sqrt{L_0 C_0}$ – скорость распространения волны в линии.

Решение волнового уравнения имеет вид волны $f\left(t \mp \frac{x}{v}\right)$, распространяющейся в обе стороны длинной линии со скоростью v без изменения своей формы.

Если параметры линии R_0 , L_0 , G_0 , C_0 удовлетворяют **условию Хэвисайда**: $R_0/L_0 = G_0/C_0 = q$, где q – коэффициент затухания, то решение системы уравнений (11.2) имеет вид $f\left(t \mp \frac{x}{v}\right) \cdot \exp(-qt)$.

Таким образом, при выполнении условия Хэвисайда волна затухает со временем, но не изменяет своей формы.

Наглядное представление о свойствах длинной линии дает рассмотрение процессов при гармоническом сигнале на входе. Поскольку длинная линия является линейной системой, в любом ее сечении напряжение и ток также являются гармоническими колебаниями:

$$\dot{u}(x, t) = \dot{U}(x) \exp(j\omega t), \quad (11.4a)$$

$$\dot{i}(x, t) = \dot{I}(x) \exp(j\omega t), \quad (11.4б)$$

где $\dot{U}(x) = U(x) \exp(j\varphi_u(x))$, $\dot{I}(x) = I(x) \exp(j\varphi_i(x))$.

Заменяя в выражениях (11.2a) и (11.2б) u и i выражениями из (11.4a) и (11.4б) и дифференцируя по t , получим

$$\frac{d\dot{U}}{dx} + (R_0 + j\omega L_0) \cdot \dot{I} = 0, \quad (11.5a)$$

$$\frac{d\dot{I}}{dx} + (G_0 + j\omega C_0) \cdot \dot{U} = 0. \quad (11.5б)$$

Отсюда для комплексной амплитуды напряжения $\dot{U}(x)$ получаем уравнение

$$\frac{d^2 \dot{U}}{dx^2} - \gamma^2 \dot{U} = 0, \quad (11.6)$$

где $\gamma = \sqrt{(R_0 + j\omega L_0)(G_0 + j\omega C_0)}$ – *постоянная распространения*.

Общее решение уравнения (11.6) имеет вид

$$\dot{U}(x) = \dot{A} \cdot \exp(-\gamma x) + \dot{B} \cdot \exp(\gamma x). \quad (11.7a)$$

Для тока получаем аналогичное выражение

$$\dot{I}(x) = \frac{\dot{A}}{Z_0} \cdot \exp(-\gamma x) - \frac{\dot{B}}{Z_0} \cdot \exp(\gamma x), \quad (11.7б)$$

где $Z_0 = \sqrt{\frac{R_0 + j\omega L_0}{G_0 + j\omega C_0}}$ – *волновое сопротивление* линии,

$\dot{A}$ и $\dot{B}$ – постоянные интегрирования, которые находятся из граничных условий.

Если в линии отсутствуют потери, то есть $R_0 = 0$ и $G_0 = 0$, то волновое сопротивление Z_0 является действительной величиной. В линии с потерями при выполнении условия Хевисайда $G/C = R/L$ волновое сопротивление Z_0 также является действительной величиной, равной $Z_0 = \sqrt{L_0/C_0}$

Приняв за известные напряжение $\dot{U}_L$ на нагрузке в конце линии длиной L и ток $\dot{I}_L$, протекающий через эту нагрузку, и подставляя $x = L$ в равенства (11.7a,б), находим $\dot{A}$ и $\dot{B}$:

$$\dot{A} = \frac{\dot{U}_L + Z_0 \dot{I}_L}{2} \cdot \exp(\gamma L), \quad \dot{B} = \frac{\dot{U}_L - Z_0 \dot{I}_L}{2} \cdot \exp(-\gamma L).$$

Теперь равенства (11.7a,б) можно записать в виде

$$\dot{U}(x) = \dot{U}_L \operatorname{ch} \gamma(L-x) + Z_0 \dot{I}_L \operatorname{sh} \gamma(L-x), \quad (11.8a)$$

$$\dot{I}(x) = \dot{I}_L \operatorname{ch} \gamma(L-x) + \frac{\dot{U}_L}{Z_0} \operatorname{sh} \gamma(L-x). \quad (11.8б)$$

Для линии без потерь $\gamma = j\omega\sqrt{L_0C_0} = j\alpha = j2\pi/\lambda$, где λ – длина волны, а $Z_0 = \sqrt{L_0/C_0}$, и выражения (11.8а,б) можно записать в виде

$$\dot{U}(x) = \dot{U}_L \cos \alpha(L-x) + jZ_0 \dot{I}_L \sin \alpha(L-x), \quad (11.9a)$$

$$\dot{I}(x) = \dot{I}_L \cos \alpha(L-x) + j \frac{\dot{U}_L}{Z_0} \sin \alpha(L-x). \quad (11.9б)$$

Используя полученные соотношения, находим коэффициент передачи длинной линии $\dot{K} = \dot{U}_L / \dot{U}_0$ и входное сопротивление $Z_{\text{вх}} = \dot{U}_0 / \dot{I}_0$:

$$\dot{K} = 1 / \left(\cos \alpha L + j \frac{Z_0}{Z_{\text{нагр}}} \sin \alpha L \right), \quad (11.10)$$

$$Z_{\text{вх}} = \frac{1 + j \frac{Z_0}{Z_{\text{нагр}}} \operatorname{tg} \alpha L}{1 + j \frac{Z_{\text{нагр}}}{Z_0} \operatorname{tg} \alpha L} \cdot Z_{\text{нагр}}. \quad (11.11)$$

где $Z_{\text{нагр}}$ – сопротивление нагрузки, подключенное в конце линии.

11.2. Отражение волн в линии

Согласно равенствам (11.7а) и (11.7б) комплексные амплитуды колебаний состоят из двух слагаемых. Первое слагаемое описывает колебание, распространяющееся слева направо (от источника сигнала). Эту волну напряжения или тока называют **падающей волной**. Второе слагаемое соответствует волне напряжения или тока, перемещающейся в обратном направлении и называемой **отраженной волной**. Отраженная волна $\dot{U}_{\text{отр}}$ возникает в результате отражения падающей волны $\dot{U}_{\text{пад}}$ от конца линии. Отношение напряжения отраженной волны к напряжению падающей волны в конце линии, где подключена нагрузка, называется **коэффициентом отражения напряжения** k_u

$$k_u = \frac{Z_{\text{нагр}} - Z_0}{Z_{\text{нагр}} + Z_0}. \quad (11.8)$$

Аналогично определяется коэффициентом отражения тока k_i .

Для линии, разомкнутой на конце, $Z_{\text{нагр}} = \infty$ и $k_u = +1$, при коротком замыкании $Z_{\text{нагр}} = 0$ и $k_u = -1$. Если нагрузка на конце линии равна волновому сопротивлению, то $k_u = 0$.

Рассмотрим линию без потерь бесконечной длины, изображенную на рис. 11.2а. Если к этой паре проводников подключить источник постоянного напряжения, имеющий Э.Д.С. равную $U_{\text{ист}}$, и внутреннее сопротивление $R_{\text{ист}}$, то потечет ток, образуя волну напряжения, распространяющуюся вдоль линии. Отношение напряжения $U_{\text{вых}}$ к току, текущему в линии, определяется волновым сопротивлением линии Z_0 . Время распространения волны напряжения до точки, находящейся на расстоянии l от начала линии, равно $T_l = L/v$.




Рис. 11.2. Длинные линии без потерь: а) линия бесконечной длины; б) линия конечной длины, нагруженная на конце сопротивлением, равным волновому

Рассматривая последовательно включенные $R_{\text{ист}}$ и Z_0 как делитель напряжения, найдем величину $U_{\text{вых}} = U_0$:

$$U_{\text{вых}} = U_{\text{ист}} \frac{Z_0}{R_{\text{ист}} + Z_0}.$$

Практически не бывает бесконечно длинных проводников. Предположим, что имеется линия длиной 1 метр и на дальнем конце этой линии включен резистор, сопротивление которого равно Z_0 . Если в эту линию подать скачок напряжения, как показано на рис. 11.2б, то потечет тот же самый ток, что и в случае с

линией бесконечной длины. Таким образом, когда линия нагружена сопротивлением, равным волновому, нам не нужно учитывать какие-либо дополнительные эффекты в длинной линии.

Иначе обстоит дело в том случае, когда линия конечной длины нагружена сопротивлением, не равным волновому сопротивлению. Предельный случай имеет место, когда дальний конец линии замкнут накоротко, как показано на рис. 11.3а. Ради простоты предположим, что в этом примере $R_{\text{ист}} = Z_0$. В первый момент источник нагружен волновым сопротивлением линии, и скачок напряжения величиной $U_{\text{вых}} = U_{\text{ист}}/2$ распространяется вдоль линии. В момент времени T волна достигает короткозамкнутого конца линии. Чтобы удовлетворялись требования законов Кирхгофа, вдоль линии в обратном направлении начинает распространяться волна напряжения противоположной полярности, компенсирующая пришедшую волну. От короткозамкнутого конца происходит отражение падающей волны, и спустя время $2T$ источник сигнала «видит» короткое замыкание.




Рис. 11.3. Длинные линии: а) замкнутая накоротко на дальнем конце; б) разомкнутая на дальнем конце

Другой крайний случай имеет место при разомкнутом конце линии, как показано на рис. 11.3б. Процесс начинается так же, как и прежде. Но в момент времени, когда падающая волна напряже-

ния достигает конца линии, току течь некуда, и поэтому возникает волна напряжения той же полярности, которая распространяется к началу линии, добавляясь к исходному напряжению. К моменту времени $2T$, когда отраженная волна достигает источника, повсюду вдоль линии установится напряжение, равное $U_{\text{ист}}$, и дальнейших изменений происходить не будет.

Когда волна напряжения с амплитудой U достигает конца длинной линии, происходит ее отражение с амплитудой $k_{\text{л}} \cdot U$. Нами рассмотрены три простых случая:

$Z_{\text{нагр}} = Z_0$ – длинная линия нагружена волновым сопротивлением, коэффициент отражения равен 0.

$Z_{\text{нагр}} = 0$ – коэффициент отражения короткозамкнутой линии равен -1 , возникает отраженный сигнал, равный по величине пришедшему, но противоположной полярности.

$Z_{\text{нагр}} = \infty$ – коэффициент отражения разомкнутой линии равен $+1$, возникает отраженный сигнал, равный по величине пришедшему, той же полярности.

Если выходное сопротивление источника $R_{\text{ист}}$ не равно Z_0 , то на входе линии тоже возникают отражения и происходит это так же, как и на дальнем конце линии. На каждом из концов линии имеется свой коэффициент отражения $k_{\text{л}}$. Для линии, как линейной системы, справедлив *принцип суперпозиции*, состоящий в том, что напряжение в любой момент времени в каждой точке линии равно сумме начального напряжения в этой точке и напряжений всех волн, проходящих через эту точку к данному моменту времени. Если *длинная линия* нагружена волновым сопротивлением, то говорят, что она *согласована*.

На рис. 11.4 показаны сигналы в длинной линии, которая не согласована с обоих концов. Отражения происходят от обоих концов линии с все меньшими и меньшими амплитудами отраженных волн, распространяющихся в прямом и в обратном направлениях. Напряжение по всей длине линии асимптотически стремится к величине $0.9U_{\text{ист}}$, которую дает закон Ома при анализе схемы по постоянному току.




Рис. 11.4. Длинная линия, не согласованная с обоих концов при указанных соотношениях между $R_{\text{ист}}$, $R_{\text{нагр}}$ и Z_0

11.3. Передача логических сигналов по длинным линиям

Рассмотрим, какое влияние оказывают эффекты в длинных линиях на передачу логических сигналов. Предположим, что сигнал с выхода КМОП-схемы поступает на вход другой КМОП-схемы, которая включена на конце длинной линии, как показано на рис. 11.5. Сопротивление сток-исток «открытого» p - или n -канального транзистора на выходе логической схемы равно примерно 100...200 Ом; для простоты примем его равным 150 Ом как при высоком, так и при низком уровне выходного сигнала. Волновое сопротивление типичного соединения в виде *дорожки* на печатной плате относительно земли находится в пределах 100...150 Ом; для удобства примем его равным 150 Ом, чтобы коэффициент отражения на том конце линии, к которому подключен источник сигнала, был равен 0. Входное сопротивление КМОП-схемы больше 1 МОм, поэтому коэффициент отражения на приемном конце линии можно принять равным +1.

На рис. 11.5 представлен случай перехода сигнала с низкого уровня на высокий. Когда уровень сигнала на выходе КМОП-схемы изменяется с низкого на высокий, источник Э. Д. С. 5 В оказывается нагруженным последовательно включенными выходным сопротивлением КМОП-схемы, равным 150 Ом, и волновым сопротивлением линии $Z_0 = 150$ Ом, поэтому вдоль линии начинает распространяться волна напряжения с амплитудой 2.5 В.

Спустя время T эта волна достигает входа логического элемента $DD2$ на дальнем конце линии и отражается. По прошествии времени $2T$ отраженная волна достигает конца, к которому подключен выход логического элемента, и добавляется к первоначальному скачку без отражения, поскольку на этом конце $k_u = 0$.




Рис. 11.5. Отражения в линии при передаче логического сигнала, изменяющегося от низкого уровня до высокого

В том, что касается логического элемента $DD2$ на дальнем конце линии, который «видит» мгновенное изменение напряжения от 0 В до 5 В через время T после того, как произошло изменение напряжения на выходе источника сигнала, никаких проблем нет. Теперь рассмотрим форму сигнала, поступающего на вход другого логического элемента $DD1$, расположенного на полпути между источником сигнала и логическим элементом $DD2$. Как видно на рис. 11.5, на входе логического элемента $DD1$ в течение времени T присутствует сигнал с напряжением только 2.5 В. На входе логического элемента, расположенного ближе к источнику сигнала, такое напряжение продержится даже дольше. В этом и состоит проблема, поскольку напряжение 2.5 В является как раз пороговым входным напряжением для 5-вольтовых КМОП-схем. Если такое входное напряжение присутствует на входе логического элемента $DD1$ достаточно долго, то на его выходе могут возникнуть колебания или установится выходное напряжение, не соответствующее ни одному из логических уровней.

Любое соединение, по которому передается логический сигнал, независимо от протяженности этого соединения, является длинной линией. На практике эффекты, возникающие в длинных линиях, не вызывают никаких проблем, если время T меньше длительности переходных процессов и задержек, вносимых логическими элементами. Когда выполнены эти условия, колебания, вызванные отражениями, заканчиваются, как правило, прежде, чем логические элементы, подключенные к шине, успевают их заметить.

Дополнительные неприятности возникают в том случае, когда с высокого уровня на низкий переходит сигнал на выходе быстродействующего элемента. Например, при низком уровне сигнала выходной каскад быстродействующих КМОП-схем представляет собой резистор с сопротивлением 10 Ом, включенный между выходом и землей (рис. 11.6). Поэтому коэффициент отражения на передающем конце равен примерно -0.88 . В первый момент, когда выходной сигнал переходит на низкий уровень, система выглядит как делитель напряжения, состоящий из резистора с сопротивлением 10 Ом, включенного последовательно с волновым сопротивлением линии, равным 150 Ом.




Рис. 11.6. Отражения в линии при изменении передаваемого логического сигнала с высокого уровня на низкий

Учитывая, что начальное напряжение на линии равнялось 5 В, новое напряжение на входе линии должно стать равным

$$U_{\text{вых}} = \frac{10 \text{ Ом}}{150 \text{ Ом} + 10 \text{ Ом}} \cdot 5 \text{ В} = 0.31 \text{ В}.$$

Следовательно, вдоль линии начнет распространяться волна напряжения с амплитудой $(0.31 - 5.0) \text{ В} = -4.69 \text{ В}$. Когда спустя время T она достигает приемного конца линии, происходит отражение волны напряжения с сохранением знака и амплитуды (так как $k_u = 1$). Таким образом, напряжение на приемном конце линии теперь равно $U_L = (5.0 - 4.69 - 4.69) \text{ В} = -4.38 \text{ В}$, то есть напряжение становится отрицательным.

Когда в момент времени $2T$ отраженная волна напряжения с амплитудой -4.69 В возвращается к передающему концу линии, происходит еще одно отражение. На этот раз, поскольку значение k_u отрицательно, отраженная волна положительна, а ее амплитуда равна $-0.88 \cdot (-4.69) \text{ В} = +4.10 \text{ В}$. Теперь напряжение на выходе источника сигнала изменяется на величину, равную сумме амплитуд двух волн: волны, пришедшей со стороны дальнего конца линии, и новой отраженной волны, уходящей в сторону дальнего конца линии; поэтому $U_{\text{вых}} = (0.31 - 4.69 + 4.10) \text{ В} = -0.28 \text{ В}$. В этом месте не возникает никаких проблем. Но когда в момент времени $3T$ отраженная волна напряжения с амплитудой $+4.10 \text{ В}$ достигает приемного конца линии, происходит очередное отражение, в результате которого возникает волна той же полярности, и напряжение на входе логического элемента $DD2$ становится равным $U_2 = (-4.38 + 4.10 + 4.10) \text{ В} = 3.82 \text{ В}$, то есть мы снова возвращаемся к положительному напряжению!

Согласно рис. 11.6, отражения продолжаются и в дальнейшем, и напряжения на передающем и приемном концах линии асимптотически стремятся к 0 В . Это значение можно предсказать, анализируя поведение схемы по постоянному току. Такой колебательный характер изменения напряжения называется *звоном*.

Большая амплитуда звона на приемном конце линии может вызвать осложнения, так как в течение длительного интервала времени напряжение U_L не попадает в диапазон значений, меньших, чем величина порога для сигнала низкого уровня (0.8 В). Таким образом, фактическая задержка передачи сигнала в этой схеме оказывается во много раз больше задержки распространения сигнала по линии. Если же данный сигнал является тактовым сиг-

налом, то в результате звона появятся дополнительные фронты, приводящие к ошибочному переключению триггеров на приемном конце линии.

Рассмотренные эффекты, возникающие в длинной линии при передаче логических сигналов, не вызывают никаких проблем в том случае, когда время T много меньше длительности переходных процессов в логических элементах и задержек, вносимых этими элементами. Кроме того, во входных цепях логических схем имеются демпфирующие диоды. При нормальной работе эти диоды, включенные между каждым из входов и землей, смещены в обратном направлении. Благодаря наличию этих диодов входное сопротивление логического элемента при отрицательных напряжениях становится очень малым, в результате чего отрицательный выброс, возникающий в момент времени T , оказывается не таким большим по величине и его значение равняется примерно 1 В. Поэтому уменьшается амплитуда отраженной волны, возвращающейся к началу линии, что в свою очередь дает меньший выброс в момент времени $3T$, не превосходящий 1 В. Кроме того, на входах некоторых схем имеются диоды, подключенные к источнику питания, что ограничивает выбросы напряжения, возникающие тогда, когда сигналы на выходах логических элементов с малым выходным сопротивлением переходит с низкого уровня на высокий.

11.4. Согласованные нагрузки на концах линий

Отражения могут быть устранены при включении в конце длинной линии нагрузки с сопротивлением, равным волновому.

Как видно из рис. 11.7а, нагрузка состоит из пары резисторов, включенных в конце линии. Согласно теореме Тевенина, эту нагрузку можно представить в виде эквивалентной схемы, показанной на рис. 11.7б.




Рис. 11.7. Согласование на конце линии: а) схема (заземленный провод линии не показан); б) эквивалентная схема нагрузки

При выборе сопротивлений резисторов учитывается несколько факторов:

1. Эквивалентное сопротивление $R_{\text{нагр}}$ должно равняться волновому сопротивлению линии Z_0 или быть близким к нему. Сопротивление нагрузки равно сопротивлению параллельно соединенных резисторов R_1 и R_2 , то есть $(R_1 \cdot R_2)/(R_1 + R_2)$.
2. Напряжение $U_0 = U_{\text{П}} \cdot R_2 / (R_1 + R_2)$ выбирается так, чтобы оптимально удовлетворить требованиям, которые предъявляются к току, втекающему в выходной каскад источника сигнала, и к току, вытекающему из него.
Если значения вытекающего и втекающего токов при высоком и низком уровнях сигнала на выходе логического элемента, являющегося источником сигнала, передаваемого по линии, равны, как это имеет место в стандартной КМОП-схеме, то значение U_0 можно выбрать посередине между U_L и U_H .
Если выходной каскад логического элемента таков, что втекающий ток больше вытекающего тока, что имеем в ТТЛ-схемах и в ТТЛ-совместимых КМОП-схемах, то значение U_0 выбирается бóльшим по величине, и тогда значение вытекающего тока при высоком уровне выходного сигнала будет меньше, а значение втекающего тока при низком уровне выходного сигнала – больше.
3. Для шин с тремя состояниями напряжение U_0 можно выбрать так, чтобы оно строго соответствовало тому или иному логическому уровню, когда на шину не подается сигнал ни одним из подключенных к ней источников сигналов. В этом случае особенно важно выбрать значение U_0 далеким от порога переключения логических схем, чтобы они не потребляли чрезмерный ток и не переходили в режим колебаний.
4. Сопротивления резисторов выбираются из существующих номинальных значений (например, 150, 220, 270, 330, 390, 470 Ом).

Обычно согласованная нагрузка в устройствах с ТТЛ-схемами выглядит следующим образом: $R_1 = 220 \text{ Ом}$, $R_2 = 330 \text{ Ом}$, что дает $R_0 = 132 \text{ Ом}$ и $U_0 = 3.0 \text{ В}$. При низком уровне выходного сигнала источник сигнала должен допускать втекание тока, равного

$(3.0 \text{ В})/(132 \text{ Ом}) = 22.7 \text{ мА}$, а высокий уровень выходного сигнала надежно поддерживается даже в том случае, когда вытекающий ток источника сигнала равен 0.

При согласованной нагрузке в конце длинной линии отражений не будет. Резисторы конечной нагрузки R_1 и R_2 всегда потребляют мощность по постоянному току, и от источника сигнала требуются относительно большие токи.

Второй вариант – *согласование со стороны источника* решает эти проблемы.

Как показано на рис. 11.8, между длинной линией и источником сигнала, физически рядом с ним, последовательно включается резистор с сопротивлением $Z_0 - R_{\text{ист}}$, где $R_{\text{ист}}$ – характерное значение выходного сопротивления источника сигнала. На конце линия не нагружена. При переходе напряжения на выходе логического элемента от значения $U_{\text{П}}$ к 0 (или наоборот) источник сигнала нагружен сопротивлением $2Z_0 - R_{\text{ист}}$, получающимся в результате сложения сопротивления добавочного резистора и сопротивления самой линии. Из полного перепада напряжения половина падает на выходном сопротивлении логического элемента и добавочном резисторе, а другая приложена к входу линии. Таким образом, спустя время T , равное времени распространения сигнала по линии, логические элементы на дальнем конце линии видят изменение напряжения, равное $U_{\text{П}}$. Это напряжение получается в результате сложения падающей волны, равной $U_{\text{П}}/2$, и отраженной, также равной $U_{\text{П}}/2$, поскольку коэффициент отражения равен +1. Отраженная волна достигает источника сигнала и поглощается в согласованной нагрузке с сопротивлением Z_0 , в результате чего новые отражения в линии не возникают.




Рис. 11.8. Согласование со стороны источника сигнала

Согласование со стороны источника сигнала хорошо работает в том случае, когда выходные сопротивления источника сигнала

при низком и высоком уровнях на его выходе можно считать практически равными, как, например, у КМОП-схем. В типичных схемах при волновых сопротивлениях линий порядка 50–100 Ом применяют добавочные резисторы с сопротивлениями 15–40 Ом.

Согласование со стороны источника сигнала нежелательно в том случае, когда какие-либо логические элементы, такие, например, как DD1 на рис. 11.9, размещаются где-то не у конца длинной линии.

При изменении напряжения на входе линии начальный перепад на входах «средних» логических элементов, расположенных между началом и концом линии, составляет только $U_{П}/2$; полный перепад возникает только после того, как волна, отраженная от дальнего конца линии достигнет входа данного логического элемента. Плохо, если такое состояние длится достаточно долго, поскольку напряжение $U_{П}/2$ может оказаться близким к порогу переключения логического элемента. Поэтому согласование со стороны источника обычно применяется только тогда, когда печатная плата физически выполнена примерно так, как показано на рис. 11.8. Соединение представляет собой относительно длинную линию, по которой сигнал передается к одной или к нескольким нагрузкам, расположенным близко друг от друга на **конце линии**.




Рис. 11.9. Отражения в линии, согласованной со стороны источника

11.5. Контрольные вопросы и задачи

1. Назовите условие, при котором электрические цепи называют цепями с распределенными параметрами.
2. Какой подход используется для получения уравнений, описывающих цепи с распределенными параметрами?
3. Рассчитайте амплитуду отраженной волны в конце разомкнутой линии длиной 10 метров, если в ее начале она равнялась 2 В, а коэффициент затухания равен 0.3 дБ/м.
4. Каким соотношением связаны коэффициенты отражения напряжения и тока?
5. Найдите входное сопротивление четвертьволнового отрезка линии без потерь при коротком замыкании на конце линии.
6. Изобразите переходной процесс в линии при $R_{\text{ист}} = 2Z_0$, $R_{\text{нагр}} = 0.5Z_0$.

ЛИТЕРАТУРА

1. *Волович Г.И.* Схемотехника аналоговых и аналого-цифровых электронных устройств. – М.: Додека, 2007.
2. *Воронов Е.В., Ларин А.Л.* Элементы цифровой электроники: учеб. пособие. – М.: МФТИ, 1992.
3. *Джонс М.Х.* Электроника – Практический курс. – М.: Постмаркет, 1999.
4. *Джонсон Г., Грэхем М.* Конструирование высокоскоростных цифровых устройств. – М.: Изд. дом «Вильямс», 2006.
5. *Титце У., Шенк К.* Полупроводниковая схемотехника. В 2-х т. – М.: Додека, 2008.
6. *Уэйкерли Дж.* Проектирование цифровых устройств. В 2-х т. – М.: Постмаркет, 2002.
7. *Хоровиц П., Хилл У.* Искусство схемотехники. – М.: Мир, 2003.

Учебное издание

ЛАРИН Анатолий Леонидович

ОСНОВЫ ЦИФРОВОЙ ЭЛЕКТРОНИКИ

2-е издание, переработанное и дополненное

Редакторы *И. А. Волкwa, Н. Е. Кобзева..*
Корректор *О. П. Котова*

Подписано в печать 19.09.2014. Формат 60 × 84 ¹/₁₆. Уч. печ. л. 17,6.
Уч. изд. л. 16,5. Тираж 300 экз. Заказ № 324

Федеральное государственное автономное образовательное учреждение высшего профессионального образования
«Московский физико-технический институт (государственный университет)»
141700, Московская обл., г. Долгопрудный, Институтский пер., 9
+7-495-408-5822 e-mail: rio@mail.mipt.ru

Отдел оперативной полиграфии «ФИЗТЕХ-ПОЛИГРАФ»
141700, Московская обл., г. Долгопрудный, Институтский пер., 9
+7-495-408-8430 e-mail: polygraph@mail.mipt.ru